home *** CD-ROM | disk | FTP | other *** search
/ Revista CD Expert 8 / Revista CD Expert nº 08 CD1.iso / Utilitarios / Programacao / MS-DOS Interrupt List / Inter60b / INTERRUP.E < prev    next >
Encoding:
Text File  |  1999-01-03  |  330.9 KB  |  9,976 lines
  1. Interrupt List, part 5 of 18
  2. Copyright (c) 1989,1990,1991,1992,1993,1994,1995,1996,1997,1998,1999 Ralf Brown
  3. --------X-1AB101-----------------------------
  4. INT 1A - PCI BIOS v2.0c+ - INSTALLATION CHECK
  5.     AX = B101h
  6.     EDI = 00000000h
  7. Return: AH = 00h if installed
  8.         CF clear
  9.         EDX = 20494350h (' ICP')
  10.         EDI = physical address of protected-mode entry point (see #00731)
  11.         AL = PCI hardware characteristics (see #00730)
  12.         BH = PCI interface level major version (BCD)
  13.         BL = PCI interface level minor version (BCD)
  14.         CL = number of last PCI bus in system
  15.     EAX, EBX, ECX, and EDX may be modified
  16.     all other flags (except IF) may be modified
  17. Notes:    this function may require up to 1024 byte of stack; it will not enable
  18.       interrupts if they were disabled before making the call
  19.     some BIOSes do not change EDI, so applications looking for the
  20.       protected-mode entry point should set EDI to 00000000h before
  21.       calling this function
  22. SeeAlso: AX=B181h
  23.  
  24. (Table 00729)
  25. Values for PCI BIOS v2.0c+ status codes:
  26.  00h    successful
  27.  81h    unsupported function
  28.  83h    bad vendor ID
  29.  86h    device not found
  30.  87h    bad PCI register number
  31.  
  32. Bitfields for PCI hardware characteristics:
  33. Bit(s)    Description    (Table 00730)
  34.  0    configuration space access mechanism 1 supported
  35.  1    configuration space access mechanism 2 supported
  36.  2-3    reserved
  37.  4    Special Cycle generation mechanism 1 supported
  38.  5    Special Cycle generation mechanism 2 supported
  39.  6-7    reserved
  40.  
  41. (Table 00731)
  42. Call protected-mode entry point with:
  43.     registers as for real/V86-mode INT call
  44.     CS = ring 0 descriptor with access to full address space
  45. Return: as for real/V86-mode call
  46. --------X-1AB102-----------------------------
  47. INT 1A - PCI BIOS v2.0c+ - FIND PCI DEVICE
  48.     AX = B102h
  49.     CX = device ID (see #00735,#00742,#00743,#00873,#00875)
  50.     DX = vendor ID (see #00732)
  51.     SI = device index (0-n)
  52. Return: CF clear if successful
  53.     CF set on error
  54.     AH = status (00h,83h,86h) (see #00729)
  55.         00h successful
  56.         BH = bus number
  57.         BL = device/function number (bits 7-3 device, bits 2-0 func)
  58.     EAX, EBX, ECX, and EDX may be modified
  59.     all other flags (except IF) may be modified
  60. Notes:    this function may require up to 1024 byte of stack; it will not enable
  61.       interrupts if they were disabled before making the call
  62.     device ID FFFFh may be reserved as a wildcard in future implementations
  63.     the meanings of BL and BH on return were exchanged between the initial
  64.       drafts of the specification and final implementation
  65.     all devices sharing a single vendor ID and device ID may be enumerated
  66.       by incrementing SI from 0 until error 86h is returned
  67. SeeAlso: AX=B182h
  68.  
  69. (Table 00732)
  70. Values for PCI vendor ID:
  71.  001Ah    Ascend Communications, Inc.
  72.  003Dh    Martin-Marietta Corporation
  73.  0E11h    Compaq (see #00733)
  74.  1000h    Symbios Logic Inc (formerly NCR) (see #00734)
  75.  1002h    ATI (see #00735)
  76.  1003h    ULSI Systems (see #00736)
  77.  1004h    VLSI Technologies (see #00737)
  78.  1005h    Avance Logics (ADL) (see #00738)
  79.  1006h    Reply Group
  80.  1007h    Netframe Systems Inc.
  81.  1008h    Epson
  82.  100Ah    Phoenix Technologies
  83.  100Bh    National Semiconductor (see #00739)
  84.  100Ch    Tseng Labs (see #00740) (also ID 10BEh)
  85.  100Dh    AST Research
  86.  100Eh    Weitek (see #00741)
  87.  1010h    Video Logic Ltd
  88.  1011h    DEC (see #00742)
  89.  1012h    Micronics Computers
  90.  1013h    Cirrus Logic (see #00743,#00029)
  91.  1014h    IBM (see #00744)
  92.  1015h    LSI Logic Corp. of Canada
  93.  1016h    ICL Personal Systems
  94.  1017h    SPEA Software AG
  95.  1018h    Unisys
  96.  1019h    EliteGroup Computer Sys
  97.  101Ah    NCR/AT&T GIS
  98.  101Bh    Vitesse Semiconductor
  99.  101Ch    Western Digital (see #00745)
  100.  101Eh    AMI (see #00746)
  101.  101Fh    Picturetel
  102.  1020h    Hitachi Computer Electronics
  103.  1021h    Oki Electric Industry
  104.  1022h    Advanced Micro Devices (see #00747)
  105.  1023h    Trident Microsystems (see #00748)
  106.  1024h    Zenith Data Systems
  107.  1025h    Acer
  108.  1028h    Dell Computer Corporation
  109.  1029h    Siemens Nixdorf
  110.  102Ah    LSI Logic, Headland Division (see #00749)
  111.  102Bh    Matrox (see #00750)
  112.  102Ch    Chips & Technologies (see #00751)
  113.  102Dh    Wyse Technologies
  114.  102Eh    Olivetti Advanced Technology
  115.  102Fh    Toshiba America (see #00752)
  116.  1030h    TMC Research
  117.  1031h    Miro Computer Products AG (see #00753)
  118.  1032h    Compaq
  119.  1033h    NEC Corporation (see #00754)
  120.  1034h    Burndy Corporation
  121.  1035h    Computers and Communications Research Lab
  122.  1036h    Future Domain (see #00755)
  123.  1037h    Hitachi Micro Systems
  124.  1038h    AMP Incorporated
  125.  1039h    Silicon Integrated System (SIS) (see #00756)
  126.  103Ah    Seiko Epson Corporation
  127.  103Bh    Tatung Corp. of America
  128.  103Ch    Hewlett-Packard (see #00757)
  129.  103Eh    Solliday
  130.  103Fh    Logic Modeling
  131.  1040h    Kubota Pacific
  132.  1041h    Computrend
  133.  1042h    PC Technology (see #00758,#00928) (see also PORT 03F0h"PCTech")
  134.  1043h    Asustek
  135.  1044h    Distributed Processing Technology (DPT) (see #00759)
  136.  1045h    OPTi (see #00760)
  137.  1046h    IPC Corporation, Ltd.
  138.  1047h    Genoa Systems Corp.
  139.  1048h    Elsa GmbH
  140.  1049h    Fountain Technology
  141.  104Ah    SGS Thomson Microelectric (see #00761)
  142.  104Bh    BusLogic (see #00762)
  143.  104Ch    Texas Instruments (see #00763)
  144.  104Dh    Sony Corporation
  145.  104Eh    Oak Technology (see #00764)
  146.  104Fh    Co-Time Computer Ltd.
  147.  1050h    Winbond (see #00765)
  148.  1051h    Anigma Corp.
  149.  1052h    Young Micro Systems
  150.  1054h    Hitachi, Ltd. (see #00766)
  151.  1055h    EFAR Microsystems (see #00767)
  152.  1056h    ICL
  153.  1057h    Motorola (see #00768)
  154.  1058h    Electronics and Telecommunications Research
  155.  1059h    Teknor Microsystems
  156.  105Ah    Promise Technology (see #00769)
  157.  105Bh    Foxconn International
  158.  105Ch    Wipro Infotech Ltd.
  159.  105Dh    Number 9 Computer Company (see #00770)
  160.  105Eh    VTech Engineering Canada, Ltd.
  161.  105Fh    Infotronic America, Inc.
  162.  1060h    United Microelectronics (UMC) (see #00771)
  163.  1061h    8x8 (X Tech) (see #00772)
  164.  1062h    Maspar Computer Copr.
  165.  1063h    Ocean Office Automation
  166.  1064h    Alcatel Cit
  167.  1065h    Texas Microsystems
  168.  1066h    PicoPower Technology (see #00773)
  169.  1067h    Mitsubishi Electronics
  170.  1068h    Diversified Technology
  171.  1069h    Mylex Corporation (see #00774)
  172.  106Ah    Aten Research
  173.  106Bh    Apple Computer
  174.  106Ch    Hyundai Electronics America
  175.  106Dh    Sequent
  176.  106Eh    DFI Inc.
  177.  106Fh    City Gate Development, Ltd.
  178.  1070h    Daewoo Telecom Ltd.
  179.  1071h    Mitac
  180.  1072h    GIT Co., Ltd.
  181.  1073h    Yamaha Corporation (see #00775)
  182.  1074h    NexGen Microsystems (see #00776)
  183.  1075h    Advanced Integration Research
  184.  1076h    Chaintech Computer Co. Ltd.
  185.  1077h    Q Logic (see #00777)
  186.  1078h    Cyrix Corporation
  187.  1079h    I-Bus
  188.  107Ah    Networth
  189.  107Bh    Gateway 2000
  190.  107Ch    Goldstar Co. Ltd.
  191.  107Dh    Leadtek Research (see #00778)
  192.  107Eh    Interphase Corporation (see #00779)
  193.  107Fh    Data Technology Corporation (DTC) (see #00780)
  194.  1080h    Contaq Microsystems (see #00781)
  195.  1081h    Supermac Technology
  196.  1082h    EFA Corporation of America
  197.  1083h    Forex Computer Corporation (see #00782)
  198.  1084h    Parador
  199.  1085h    Tulip Computers Int'l BV
  200.  1086h    J. Bond Computer Systems
  201.  1087h    Cache Computer
  202.  1088h    Microcomputer Systems (M) Son
  203.  1089h    Data General Corporation
  204.  108Ah    Bit3 Computer (see #00783)
  205.  108Ch    Elonex PLC (Oakleigh Systems, Inc)
  206.  108Dh    Olicom (see #00784)
  207.  108Eh    Sun Microsystems
  208.  108Fh    Systemsoft Corporation
  209.  1090h    Encore Computer Corporation
  210.  1091h    Intergraph Corporation (see #00785)
  211.  1092h    Diamond Computer Systems
  212.  1093h    National Instruments (see #00786)
  213.  1094h    First International Computers (FIC)
  214.  1095h    CMD Technology, Inc. (see #00787)
  215.  1096h    Alacron
  216.  1097h    Appian Technology (see #00788)
  217.  1098h    Vision / Quantum Designs Ltd (see #00789)
  218.  1099h    Samsung Electronics Co. Ltd.
  219.  109Ah    Packard Bell
  220.  109Bh    Gemlight Computer Ltd.
  221.  109Ch    Megachips Corporation
  222.  109Dh    Zida Technologies
  223.  109Eh    Brooktree Corporation (see #00790)
  224.  109Fh    Trigem Computer Inc.
  225.  10A0h    Meidensha Corporation
  226.  10A1h    Juko Electronics Inc. Ltd.
  227.  10A2h    Quantum Corporation
  228.  10A3h    Everex Systems Inc.
  229.  10A4h    Globe Manufacturing Sales
  230.  10A5h    Racal Interlan
  231.  10A6h    Informtech Industrial Ltd.
  232.  10A7h    Benchmarq Microelectronics
  233.  10A8h    Sierra Semiconductor (see #00791)
  234.  10A9h    Silicon Graphics
  235.  10AAh    ACC Microelectronics (see #00792)
  236.  10ABh    Digicom
  237.  10ACh    Honeywell IASD
  238.  10ADh    Symphony Labs (see #00793)
  239.  10AEh    Cornerstone Technology
  240.  10AFh    Microcomputer Systems
  241.  10B0h    CardExpert Technology
  242.  10B1h    Cabletron Systems, Inc.
  243.  10B2h    Raytheon Company
  244.  10B3h    Databook Inc
  245.  10B4h    STB Systems
  246.  10B5h    PLX Technology (see #00794)
  247.  10B6h    Madge Networks (see #00795)
  248.  10B7h    3com Corporation (see #00796)
  249.  10B8h    Standard Microsystems Corporation (SMC) (see #00797)
  250.  10B9h    Acer Labs Inc. (see #00798)
  251.  10BAh    Mitsubishi Electronics Corp.
  252.  10BBh    Dapha Electronics Corporation
  253.  10BCh    Advanced Logic Research Inc. (ALR)
  254.  10BDh    Surecom Technology (see #00799)
  255.  10BEh    Tseng Labs International Corp. (see #00740)
  256.  10BFh    Most Inc.
  257.  10C0h    Boca Research Inc.
  258.  10C1h    ICM Corp. Ltd.
  259.  10C2h    Auspex Systems Inc.
  260.  10C3h    Samsung Semiconductors
  261.  10C4h    Award Software International Inc.
  262.  10C5h    Xerox Corporation
  263.  10C6h    Rambus Inc.
  264.  10C7h    Media Vision
  265.  10C8h    Neomagic Corporation (see #00800)
  266.  10C9h    DataExpert Corporation
  267.  10CAh    Fujitsu
  268.  10CBh    Omron Corporation
  269.  10CCh    Mentor Arc Inc.
  270.  10CDh    Advanced System Products (see #00801)
  271.  10CEh    Radius Inc.
  272.  10CFh    Citicorp TTI (see #00802)
  273.  10D0h    Fujitsu Limited
  274.  10D1h    Future+ Systems
  275.  10D2h    Molex Incorporated
  276.  10D3h    Jabil Circuit Inc.
  277.  10D4h    Hualon Microelectronics
  278.  10D5h    Autologic Inc.
  279.  10D6h    Cetia
  280.  10D7h    BCM Advanced Research
  281.  10D8h    Advanced Peripherals Labs
  282.  10D9h    Macronix International Co. Ltd
  283.  10DAh    Thomas-Conrad Corporation
  284.  10DBh    Rohm Research
  285.  10DCh    CERN/ECP/EDU (see #00803)
  286.  10DDh    Evans & Sutherland (see #00804)
  287.  10DEh    NVIDIA Corporation
  288.  10DFh    Emulex Corporation (see #00805)
  289.  10E0h    Integrated Micro Solutions (IMS) (see #00806)
  290.  10E1h    TekRAM Technology Corporation Ltd. (see #00807)
  291.  10E2h    Aptix Corporation
  292.  10E3h    Newbridge Microsystems (see #00808)
  293.  10E4h    Tandem Computers
  294.  10E5h    Micro Industries
  295.  10E6h    Gainbery Computer Products Inc.
  296.  10E7h    Vadem
  297.  10E8h    Applied Micro Circuits Corp. (see #00809)
  298.  10E9h    Alps Electronic Corp. Ltd.
  299.  10EAh    Integraphics Systems (see #00810)
  300.  10EBh    Artist Graphics (see #00811)
  301.  10ECh    Realtek Semiconductor (see #00812)
  302.  10EDh    ASCII Corporation (see #00813)
  303.  10EEh    Xilinx Corporation
  304.  10EFh    Racore Computer Products
  305.  10F0h    Peritek Corporation
  306.  10F1h    Tyan Computer
  307.  10F2h    Achme Computer Inc.
  308.  10F3h    Alaris Inc.
  309.  10F4h    S-MOS Systems
  310.  10F5h    NKK Corporation (see #00814)
  311.  10F6h    Creative Electronic Systems SA
  312.  10F7h    Matsushita Electric Industrial Corp. Ltd.
  313.  10F8h    Altos India Ltd.
  314.  10F9h    PC Direct
  315.  10FAh    Truevision (see #00815)
  316.  10FBh    Thesys Ges. für Microelektronik mbH
  317.  10FCh    I/O Data Device Inc.
  318.  10FDh    Soyo Technology Corp. Ltd.
  319.  10FEh    Fast Electronic GmbH
  320.  10FFh    N-Cube
  321.  1100h    Jazz Multimedia
  322.  1101h    Initio Corporation (see #00816)
  323.  1102h    Creative Labs
  324.  1103h    Triones Technologies Inc.
  325.  1104h    Rasterops
  326.  1105h    Sigma Designs, Inc.
  327.  1106h    VIA Technologies (see #00817)
  328.  1107h    Stratus Computer
  329.  1108h    Proteon Inc. (see #00818)
  330.  1109h    Cogent Data Technologies (see #00819)
  331.  110Ah    Siemens AG / Siemens Nixdorf AG (see #00820)
  332.  110Bh    Xenon Microsystems / Chromatic Research, Inc.
  333.  110Ch    Mini-Max Technology Inc.
  334.  110Dh    ZNyX Corporation
  335.  110Eh    CPU Technology
  336.  110Fh    Ross Technology
  337.  1110h    Powerhouse Systems
  338.  1111h    Santa Cruz Operation (SCO)
  339.  1112h    Rockwell / RNS division of Meret Communications Inc. (see #00821)
  340.  1113h    Accton Technology Corporation
  341.  1114h    Atmel Corporation
  342.  1115h    DuPont Pixel Systems
  343.  1116h    Data Translation / Media 100, Inc.
  344.  1117h    Datacube Inc. (see #00822)
  345.  1118h    Berg Electronics
  346.  1119h    Vortex Computersysteme GmbH (see #00823)
  347.  111Ah    Efficient Networks, Inc. (see #00824)
  348.  111Bh    Teledyne Electronic Systems
  349.  111Ch    Tricord Systems, Inc.
  350.  111Dh    Integrated Device Technology
  351.  111Eh    Eldec Corporation
  352.  111Fh    Precision Digital Images
  353.  1120h    EMC Corporation
  354.  1121h    Zilog
  355.  1122h    Multi-tech Systems, Inc.
  356.  1123h    Excellent Design, Inc.
  357.  1124h    Leutron Vision AG
  358.  1125h    Eurocore
  359.  1126h    Vigra
  360.  1127h    FORE Systems (see #00825)
  361.  1128h    ???
  362.  1129h    Firmworks
  363.  112Ah    Hermes Electronics Co.
  364.  112Bh    Linotype - Hell AG
  365.  112Dh    Ravicad
  366.  112Eh    Infomedia MicroElectronics Inc (see #00826)
  367.  112Fh    Imaging Technology (see #00827)
  368.  1130h    Computervision
  369.  1131h    Philips Semiconductors
  370.  1132h    Mitel Corp
  371.  1133h    Eicon Technology Corporation
  372.  1134h    Mercury Computer Systems Inc (see #00828)
  373.  1135h    Fuji Xerox Co Ltd (see #00829)
  374.  1136h    Momentum Data Systems
  375.  1137h    Cisco Systems Inc
  376.  1138h    Ziatech Corporation (see #00830)
  377.  1139h    Dynamic Pictures Inc (see #00831)
  378.  113Ah    FWB Inc
  379.  113Ch    Cyclone Microsystems (PLX) (see #00832)
  380.  113Dh    Leading Edge Products Inc
  381.  113Eh    Sanyo Electric Co. - Computer Engineering Dept.
  382.  113Fh    Equinox Systems
  383.  1140h    Intervoice Inc
  384.  1141h    Crest Microsystem Inc (see #00833)
  385.  1142h    Alliance Semiconductor Corp (see #00834)
  386.  1143h    Netpower, Inc.
  387.  1144h    Cincinnati Milacron / Vickers Inc. Electronic Systems (see #00835)
  388.  1145h    Workbit Corp
  389.  1146h    Force Computers
  390.  1147h    Interface Corp.
  391.  1148h    Schneider & Koch Co. / Syskonnect (see #00836)
  392.  1149h    Win System Corporation
  393.  114Ah    VMIC (see #00837)
  394.  114Bh    Canopus Co.
  395.  114Ch    Annabooks
  396.  114Dh    IC Corporation
  397.  114Eh    Nikon Systems Inc
  398.  114Fh    Digi International / Stargate (see #00838)
  399.  1150h    Thinking Machines Corp.
  400.  1151h    JAE Electronics Inc.
  401.  1152h    Megatek
  402.  1153h    Land Win Electronic Corp.
  403.  1154h    Melco Inc.
  404.  1155h    Pine Technology Ltd.
  405.  1156h    Periscope Engineering
  406.  1157h    Avsys Corporation
  407.  1158h    Voarx R&D Inc. (see #00839)
  408.  1159h    MuTech (see #00840)
  409.  115Ah    Harleguin Ltd.
  410.  115Bh    Parallax Graphics
  411.  115Ch    Photron, Ltd.
  412.  115Dh    Xircom
  413.  115Eh    Peer Protocols Inc.
  414.  115Fh    ???
  415.  1160h    Megasoft Inc.
  416.  1161h    PFU Ltd. (see #00841)
  417.  1162h    OA Laboratory Co Ltd.
  418.  1163h    Creative Labs / Rendition (see #00842)
  419.  1164h    Advanced Peripherals Tech
  420.  1165h    Imagraph Corporation (see #00843)
  421.  1166h    Pequr Technology Inc. / Relience Computer
  422.  1167h    Mutoh Industries, Inc.
  423.  1168h    Thine Electronics Inc
  424.  1169h    Centre for Development of Advanced Computing
  425.  116Ah    Polaris Communications
  426.  116Bh    Connectware Inc
  427.  116Ch    ???
  428.  116Dh    ???
  429.  116Eh    ???
  430.  116Fh    Workstation Technology
  431.  1170h    Inventec Corporation
  432.  1171h    Loughborough Sound Images
  433.  1172h    Altera Corporation
  434.  1173h    Adobe Systems
  435.  1174h    Bridgeport Machines
  436.  1175h    Mitron Computer Inc.
  437.  1176h    SBE
  438.  1177h    Silicon Engineering
  439.  1178h    Alfa Inc (see #00844)
  440.  1179h    Toshiba America Info Systems
  441.  117Ah    A-Trend Technology
  442.  117Bh    LG Electronics Inc.
  443.  117Ch    Atto Technology
  444.  117Dh    ???
  445.  117Eh    T/R Systems
  446.  117Fh    ???
  447.  1180h    Ricoh Co Ltd
  448.  1181h    Telmatics International
  449.  1182h    ???
  450.  1183h    Fujikura Ltd
  451.  1184h    Forks Inc
  452.  1185h    Dataworld
  453.  1186h    D-Link System Inc
  454.  1187h    Advanced Technology Laboratories
  455.  1188h    Shima Seiki Manufacturing Ltd.
  456.  1189h    Matsushita Electronics (see #00845)
  457.  118Ah    Hilevel Technology
  458.  118Bh    ???
  459.  118Ch    Corollary Inc (see #00846)
  460.  118Dh    BitFlow Inc (see #00847)
  461.  118Eh    Hermstedt GmbH
  462.  118Fh    ???
  463.  1190h    ???
  464.  1191h    Artop Electric / Acard Technology Corp. (see #00848)
  465.  1192h    Densan Co. Ltd
  466.  1193h    Zeitnet Inc. (see #00849)
  467.  1194h    Toucan Technology
  468.  1195h    Ratoc System Inc
  469.  1196h    Hytec Electronics Ltd
  470.  1197h    Gage Applied Sciences Inc.
  471.  1198h    Lambda Systems Inc
  472.  1199h    Digital Communications Associates Inc,
  473.  119Ah    Mind Share Inc.
  474.  119Bh    Omega Micro Inc.
  475.  119Ch    Information Technology Inst.
  476.  119Dh    Bug Sapporo Japan
  477.  119Eh    Fujitsu
  478.  119Fh    Bull Hn Information Systems
  479.  11A0h    Convex Computer Corporation
  480.  11A1h    Hamamatsu Photonics K.K.
  481.  11A2h    Sierra Research and Technology
  482.  11A3h    Deuretzbacher GmbH & Co. Eng. KG
  483.  11A4h    Barco
  484.  11A5h    MicroUnity Systems Engineering, Inc.
  485.  11A6h    Pure Data
  486.  11A7h    Power Computing Corp.
  487.  11A9h    InnoSys Inc. (see #00850)
  488.  11AAh    Actel
  489.  11ABh    Galileo Technology Ltd. (see #00851)
  490.  11ACh    Canon Information Systems
  491.  11ADh    Lite-On Communications Inc
  492.  11AEh    Scitex Corporation Ltd
  493.  11AFh    Pro-Log Corporation / Avid Technology Corp.
  494.  11B0h    V3 Semiconductor Inc. (see #00852)
  495.  11B1h    Apricot Computers
  496.  11B2h    Eastman Kodak
  497.  11B3h    Barr Systems Inc.
  498.  11B4h    Leitch Technology International
  499.  11B5h    Radstone Technology Plc
  500.  11B6h    United Video Corp
  501.  11B7h    Motorola
  502.  11B8h    Xpoint Technologies Inc
  503.  11B9h    Pathlight Technology Inc. (see #00853)
  504.  11BAh    Videotron Corp
  505.  11BBh    Pyramid Technology
  506.  11BCh    Network Peripherals Inc
  507.  11BDh    Pinnacle Systems Inc.
  508.  11BEh    International Microcircuits Inc
  509.  11BFh    Astrodesign, Inc.
  510.  11C3h    NEC Corporation
  511.  11C4h    Document Technologies Ind.
  512.  11C5h    Shiva Corporatin
  513.  11C6h    Dainippon Screen Mfg. Co., Ltd.
  514.  11C7h    D.C.M. Data Systems
  515.  11C8h    Dolphin Interconnect Solutions (see #00854)
  516.  11C9h    MAGMA
  517.  11CAh    LSI Systems Inc
  518.  11CBh    Specialix International, Ltd. (see #00855)
  519.  11CCh    Michels & Kleberhoff Computer GmbH
  520.  11CDh    HAL Computer Systems Inc.
  521.  11CEh    Netaccess
  522.  11D0h    Lockheed Martin Federal    Systems-Manassas
  523.  11D2h    Intercom, Inc.
  524.  11D4h    Analog Devices
  525.  11D5h    Ikon Corp.
  526.  11D9h    TEC Corp.
  527.  11DAh    Novell
  528.  11DBh    Sega Enterprises, Ltd.
  529.  11DEh    Zoran Corporation
  530.  11DFh    New Wave PDG
  531.  11E0h    ???
  532.  11E1h    GEC Plessey Semi Inc.
  533.  11E2h    Samsung Information Systems Americ
  534.  11E3h    Quicklogic Corporation
  535.  11E4h    Second Wave Inc.
  536.  11E5h    IIX Consulting
  537.  11E6h    Mitsui-Zosen System Research
  538.  11E7h    ???
  539.  11E8h    Digital Processing Systems Inc.
  540.  11E9h    ???
  541.  11EAh    Elsag Bailey
  542.  11EBh    Formation Inc.
  543.  11ECh    Coreco Inc.
  544.  11EDh    Mediamatics
  545.  11EEh    Dome Imaging Systems Inc.
  546.  11EFh    Nicolet Technologies B.V.
  547.  11F0h    Compu-Shack GmbH
  548.  11F1h    Symbios Logic Inc.
  549.  11F2h    Picture Tel Japan K.K.
  550.  11F3h    Keithley Metrabyte
  551.  11F4h    Kinetic Systems Corporation
  552.  11F5h    Computing Devices International
  553.  11F6h    Powermatic Data Systems Ltd.
  554.  11F6h    Compex USA, Inc. (see #00856)
  555.  11F7h    Scientific Atlanta
  556.  11F8h    PMC-Sierra Inc. (see #00857)
  557.  11F9h    I-Cube, Inc.
  558.  11FEh    RP ??? (see #00858)
  559.  1201h    Vista Controls Corp.
  560.  1203h    Bayer Corp., AGFA division
  561.  1204h    Lattice    Semiconductor Corp.
  562.  1205h    Array Corp.
  563.  1206h    Amdahl Corp.
  564.  120Eh    Cyclades (see #00859)
  565.  1216h    PURUP Eskofot A/S
  566.  1217h    O2Micro, Inc.
  567.  121Ah    3DFX Interactive, Inc.
  568.  121Bh    Advanced Telecomm Modules
  569.  1220h    Ariel Corporation (see #00860)
  570.  1221h    Contec Co., Ltd.
  571.  1222h    Ancor Communications, Inc.
  572.  1223h    Heurikon/Computer Products
  573.  1224h    Interactive Images
  574.  1225h    Power I/O, Inc.
  575.  1226h    ???
  576.  1227h    Tech-Source
  577.  1228h    Norsk Elektro Optikk A/S
  578.  1229h    Data Kinesis Inc.
  579.  122Ah    Integrated Telecom
  580.  122Bh    LG Industrial Systems Co. Ltd.
  581.  122Ch    Sican GmbH
  582.  122Dh    Aztech Systems Ltd
  583.  122Eh    Xyratex
  584.  122Fh    Andrew Corporation
  585.  1230h    Fishcamp Engineering
  586.  1231h    Woodward McCoach, Inc.
  587.  1232h    GPT Limited
  588.  1233h    Bus-Tech, Inc.
  589.  1234h    Technical Corp.
  590.  1235h    Risq Modular Systems, Inc. / Smart Modular Technologies, Inc.
  591.  1236h    Sigma Designs Corporation
  592.  1237h    Alta Technology Corporation
  593.  1238h    Adtran
  594.  1239h    The 3DO Company
  595.  123Ah    Visicom Laboratories, Inc.
  596.  123Bh    Seeq Technology, Inc.
  597.  123Ch    Century Systems, Inc.
  598.  123Dh    Engineering Design Team, Inc.
  599.  123Eh    Sumutech, Inc.
  600.  123Fh    C-Cube Microsystems
  601.  1240h    Marathon Technologies Corp.
  602.  1241h    DSC Communications
  603.  1242h    (unknown vendor)
  604.  1243h    Delphax
  605.  1244h    AVM Audiovisuelles Mktg & Computer GmbH
  606.  1245h    A.P.D., S.A.
  607.  1246h    Dipix Technologies, Inc.
  608.  1247h    Xylon Research, Inc.
  609.  1248h    Central Data Corporation
  610.  1249h    Samsung Electronics Co., Ltd.
  611.  124Ah    AEG Electrocom GmbH
  612.  124Bh    SBS/Greenspring Modular I/O
  613.  124Ch    Solitron Technologies, Inc.
  614.  124Dh    Stallion Technologies
  615.  124Eh    Cylink
  616.  124Fh    Infortrend Technology, Inc.
  617.  1250h    Hitachi Microcomputer System, Ltd.
  618.  1251h    VLSI Solution Oy
  619.  1252h    ???
  620.  1253h    Guzik Technical Enterprises
  621.  1254h    Linear Systems Ltd.
  622.  1255h    Optibase Ltd.
  623.  1256h    Perceptive Solutions, Inc.
  624.  1257h    Vertex Networks, Inc.
  625.  1258h    Gilbarco, Inc.
  626.  1259h    Allied telesyn International
  627.  125Ah    ABB Power Systems
  628.  125Bh    Asix Electronics Corporation
  629.  125Ch    Aurora Technologies, Inc.
  630.  125Dh    ESS Technology
  631.  125Eh    SpecialVideo Engineering SRL
  632.  125Fh    Concurrent Technologies, Inc.
  633.  1260h    Harris Semiconductor (see #00861)
  634.  1261h    Matsushita-Kotobuki Electronics Industries
  635.  1262h    ES Computer Company, Ltd.
  636.  1263h    Sonic Solutions
  637.  1264h    Aval Nagasaki Corporation
  638.  1265h    Casio Computer Co., Ltd.
  639.  1266h    Microdyne Corporation
  640.  1267h    S.A. Telecommunications
  641.  1268h    Tektronix
  642.  1269h    Thomson-CSF/TTM
  643.  126Ah    Lexmark International, Inc.
  644.  126Bh    Adax, Inc.
  645.  126Ch    Northern Telecom
  646.  126Dh    Splash Technology, Inc.
  647.  126Eh    Sumitomo Metal Industries, Ltd.
  648.  126Fh    Silicon Motion, Inc.
  649.  1270h    Olympus Optical Co., Ltd.
  650.  1271h    GW Instruments
  651.  1272h    Telematics International
  652.  1273h    Hughes Network Systems
  653.  1274h    Ensoniq (see #00862)
  654.  1275h    Network Appliance Corporation
  655.  1276h    Switched Network Tecnologies, Inc.
  656.  1277h    Comstream
  657.  1278h    Transtech Parallel Systems Ltd.
  658.  1279h    Transmeta Corporation
  659.  127Ah    Rockwell Semiconductor Systems
  660.  127Bh    Pixera Corporation
  661.  127Ch    Crosspoint Solutions, Inc.
  662.  127Dh    Vela Research
  663.  127Eh    Winnov, L.P.
  664.  127Fh    Fujifilm
  665.  1280h    Photoscript Group Ltd.
  666.  1281h    Yokogawa Electric Corporation
  667.  1282h    Davicom Semiconductor, Inc.
  668.  1283h    Integrated Technology Express, Inc.
  669.  1284h    Sahara Networks, Inc.
  670.  1285h    Platform Technologies, Inc.
  671.  1286h    Mazet GmbH
  672.  1287h    M-Pact, Inc. / Luxsonor, Inc.
  673.  1288h    Timestep Corporation
  674.  1289h    AVC Technology, Inc.
  675.  128Ah    Asante Technologies, Inc.
  676.  128Bh    Transwitch Corporation
  677.  128Ch    Retix Corporation / Sonoma Systems, Inc.
  678.  128Dh    G2 Networks, Inc.
  679.  128Ch    Retix Corp
  680.  128Dh    ???
  681.  128Eh    Samho Multi Tech Ltd. / Hoon Tech Co., Ltd.
  682.  128Fh    Tateno Dennou, Inc.
  683.  1290h    Sord Computer Corporation
  684.  1291h    NCS Computer Italia
  685.  1292h    Tritech Microelectronics, Inc.
  686.  1293h    Media Reality Technology
  687.  1294h    Rhetorex, Inc.
  688.  1295h    Imagenation Corporation
  689.  1296h    Kofax Image Products
  690.  1297h    Holco Ent Co, Ltd / Shuttle Computer
  691.  1298h    Spellcaster Telecommunications Inc.
  692.  1299h    Knowledge Technology Lab.
  693.  129Ah    VMetro, Inc.
  694.  129Bh    Image Access
  695.  129Ch    Jaycor / Xantel Corporation
  696.  129Dh    Compcore Multimedia, Inc.
  697.  129Eh    Victor Company of Japan, Ltd.
  698.  129Fh    OEC Medical Systems, Inc.
  699.  12A0h    Allen-Bradley Company
  700.  12A1h    Simpact Associates, Inc.
  701.  12A2h    Newgen Systems Corporation
  702.  12A3h    Lucent Technologies
  703.  12A4h    NTT Electronics Technology Company
  704.  12A5h    Vision Dynamics Ltd.
  705.  12A6h    Scalable Networks, Inc.
  706.  12A7h    AMO GmbH
  707.  12A8h    News Datacom
  708.  12A9h    Xiotech Corporation
  709.  12AAh    SDL Communications, Inc.
  710.  12ABh    Yuan Yuan Enterprise Co., Ltd.
  711.  12ACh    MeasureX Corporation
  712.  12ADh    Multidata GmbH
  713.  12AEh    Alteon Networks, inc.
  714.  12AFh    TDK USA Corporation
  715.  12B0h    Jorge Scientific Corporation
  716.  12B1h    GammaLink
  717.  12B2h    General Signal Networks
  718.  12B3h    Inter-Face Co. Ltd.
  719.  12B4h    FutureTel Inc.
  720.  12B5h    Granite Systems Inc.
  721.  12B6h    Natural Microsystems
  722.  12B7h    Acumen
  723.  12B8h    Korg
  724.  12B9h    US Robotics / 3com Corporation
  725.  12BAh    PMC Sierra
  726.  12BBh    Nippon Unisoft Corporation
  727.  12BCh    Array Microsystems
  728.  12BDh    Computerm Corp.
  729.  12BEh    Anchor Chips
  730.  12BFh    Fujifilm Microdevices
  731.  12C0h    InfiMed
  732.  12C1h    GMM Research Corp.
  733.  12C2h    Mentec Limited
  734.  12C3h    Holtek Microelectronics Inc.
  735.  12C4h    Connect Tech Inc.
  736.  12C5h    Picture Elements, Inc. (see #00863)
  737.  12C6h    Mitani Corporation
  738.  12C7h    Dialogic Corporation
  739.  12C8h    G Force Co, Ltd.
  740.  12C9h    Gigi Operations
  741.  12CAh    Integrated Computing Engines
  742.  12CBh    Antex Electronics Corporation
  743.  12CCh    Pluto Technologies International
  744.  12CDh    Aims Lab
  745.  12CEh    Netspeed, Inc.
  746.  12CFh    Prophet Systems, Inc.
  747.  12D0h    GDE Systems, Inc.
  748.  12D1h    Psitech
  749.  12D2h    NVIDIA / SGS Thomson
  750.  12D3h    Vingmed Sound A/S
  751.  12D4h    DGM&S
  752.  12D5h    Equator Technologies
  753.  12D6h    Analogic Corporation
  754.  12D7h    Biotronic SRL
  755.  12D8h    Pericom Semiconductor
  756.  12D9h    Aculab PLC
  757.  12DAh    True Time
  758.  12DBh    Annapolis Micro Systems, Inc.
  759.  12DCh    Symicron Computer Communication Ltd.
  760.  12DDh    Management Graphics
  761.  12DEh    Rainbow Technologies
  762.  12DFh    SBS Technologies Inc.
  763.  12E0h    Chase Research
  764.  12E1h    Nintendo Co, Ltd.
  765.  12E2h    Datum Inc, Bancomm-Timing Division
  766.  12E3h    Imation Corp - Medical Imaging Systems
  767.  12E4h    Brooktrout Technology Inc.
  768.  12E5h    Apex Inc / XCD Inc.
  769.  12E6h    Cirel Systems
  770.  12E7h    Sunsgroup Corporation / Sebring Systems
  771.  12E8h    CRISC Corporation
  772.  12E9h    GE Spacenet
  773.  12EAh    Zuken / Real Vision, Inc.
  774.  12EBh    Aureal Semiconductor
  775.  12ECh    3A International, Inc.
  776.  12EDh    Optivision Inc.
  777.  12EEh    Orange Micro
  778.  12EFh    Vienna Systems
  779.  12F0h    Pentek
  780.  12F1h    Sorenson Vision Inc.
  781.  12F2h    GammaGraphx, Inc.
  782.  12F3h    XING, Inc.
  783.  12F4h    Megatel
  784.  12F5h    Forks
  785.  12F6h    Dawson France
  786.  12F7h    Cognex
  787.  12F8h    Electronic-Design GmbH
  788.  12F9h    FourFold Technologies
  789.  12FBh    Spectrum Signal Processing
  790.  12FCh    Capital Equipment Corp.
  791.  12FDh    i2S
  792.  12FEh    ESD Electronic System Design GmbH
  793.  12FFh    Lexicon
  794.  1300h    Harman International Industries, Inc.
  795.  1302h    Computer Sciences Corp.
  796.  1303h    Innovative Integration
  797.  1304h    Juniper Networks
  798.  1305h    NetPhone, Inc.
  799.  1306h    Duet Technologies
  800.  1307h    Computer Boards
  801.  1308h    Jato Technologies, Inc.
  802.  1309h    AB Semicon, Ltd.
  803.  130Ah    Mitsubishi Electric MicroComputer
  804.  130Bh    Colorgraphic Communications Corp.
  805.  130Ch    AMBEX Technologies, Inc.
  806.  130Dh    Accelerix, Inc.
  807.  130Eh    Yamatake-Honeywell Co., Ltd.
  808.  130Fh    Advanet, Inc.
  809.  1310h    GESPAC
  810.  1311h    VideoServer, Inc.
  811.  1312h    Acuity Imaging, Inc.
  812.  1313h    Yaskawa Electric Co.
  813.  1316h    Teradyne, Inc.
  814.  1317h    Bridgecom, Inc.
  815.  1318h    Packet Engines, Inc.
  816.  1319h    ForteMedia, Inc.
  817.  131Ah    Finisar Corp.
  818.  131Ch    Nippon Electro-Sensory Devices Corp.
  819.  131Dh    Sysmic, Inc.
  820.  131Eh    Xinex Networks, Inc.
  821.  131Fh    SIIG, Inc.
  822.  1320h    Crypto AG
  823.  1321h    Arcobel Graphics BV
  824.  1322h    MTT Co., Ltd.
  825.  1323h    DOME, Inc.
  826.  1324h    Sphere Communications
  827.  1325h    Salix Technologies, Inc.
  828.  1326h    SeaChange International
  829.  1327h    Voss Scientific
  830.  1328h    Quadrant International
  831.  1329h    Productivity Enhancement
  832.  132Ah    Microcom, Inc.
  833.  132Bh    BroadBand Technologies
  834.  132Ch    Micrel, Inc.
  835.  132Dh    Integrated Silicon Solution, Inc.
  836.  1330h    MMC Networks
  837.  1331h    RadiSys Corporation
  838.  1332h    Micro Memory
  839.  1333h    ???
  840.  1334h    Redcreek Communications, Inc.
  841.  1335h    Videomail, Inc.
  842.  1336h    ???
  843.  1337h    Third Planet Publishing
  844.  1338h    BT Electronics
  845.  133Ah    VTEL Corp.
  846.  133Bh    Softcom Microsystems
  847.  133Ch    Holontech Corp.
  848.  133Dh    S S Technologies
  849.  133Eh    Virtual Computer Corp.
  850.  133Fh    SCM Microsystems
  851.  1340h    Atalla Corp.
  852.  1341h    Kyoto Microcomputer Co.
  853.  1342h    Promax Systems Inc.
  854.  1343h    Phylon Communications, Inc.
  855.  1344h    Crucial Technology
  856.  1345h    Arescom, Inc.
  857.  1346h    ???
  858.  1347h    Odetics
  859.  1348h    ???
  860.  1349h    Sumitomo Electric Industries, Ltd.
  861.  134Ah    DTC Technology Corp.
  862.  134Bh    Ark Research Corp.
  863.  134Ch    Chori Joho System Co., Ltd.
  864.  134Dh    Pctel, Inc.
  865.  134Eh    CSTI
  866.  134Fh    Algo System Co., Ltd.
  867.  1350h    Systec Co., Ltd.
  868.  1351h    Sonix, Inc.
  869.  1353h    Dassault A.T.
  870.  1354h    dWave System, Inc.
  871.  1355h    Kratos Analytical, Ltd.
  872.  1356h    The Logical Co.
  873.  1359h    Prisa Networks
  874.  135Ah    Brain Boxes
  875.  135Bh    Giganet, Inc.
  876.  135Ch    Quatech, Inc.
  877.  135Dh    ABB Network Partner AB
  878.  135Eh    Sealevel Systems, Inc.
  879.  135Fh    I-Data International A-S
  880.  1360h    Meinberg Funkuhren
  881.  1361h    Soliton Systems K.K.
  882.  1362h    Fujifacom Corp.
  883.  1363h    Phoenix Technology, Ltd.
  884.  1364h    ATM Communications, Inc.
  885.  1365h    Hypercope Corp.
  886.  1366h    Teijin Seiki Co., Ltd.
  887.  1367h    Hitachi Zosen Corp.
  888.  1368h    Skyware Corp.
  889.  1369h    Digigram
  890.  136Ah    High Soft Tech
  891.  136Bh    Kawasaki Steel Corp.
  892.  136Ch    Adtek System Science Co., Ltd.
  893.  136Dh    Gigalabs, Ltd.
  894.  136Fh    Applied Magic, Inc.
  895.  1370h    ATL Products
  896.  1371h    CNET Technology, Inc.
  897.  1373h    Silicon Vision, Inc.
  898.  1374h    Silicom, Ltd.
  899.  1375h    Argosystems, Inc.
  900.  1376h    LMC
  901.  1377h    Electronic Equipment Production
  902.  1378h    Telemann Co., Ltd.
  903.  1379h    Asahi Kasei Microsystems Co., Ltd.
  904.  137Ah    Mark Of The Unicorn, Inc.
  905.  137Bh    PPT Vision
  906.  137Ch    Iwatsu Electric Co., Ltd.
  907.  137Dh    Dynachip Corp.
  908.  137Eh    Patriot Scientific Corp.
  909.  137Fh    Japan Satellite Systems, Inc.
  910.  1380h    Sanritz Automation Co., Ltd.
  911.  1381h    Brains Co., Ltd.
  912.  1382h    Marian - Electronic & Software
  913.  1383h    Controlnet, Inc.
  914.  1384h    Reality Simulation Systems, Inc.
  915.  1385h    Netgear
  916.  1386h    Video Domain Technologies
  917.  1387h    Systran Corp.
  918.  1388h    Hitachi Information Technology Co., Ltd.
  919.  1389h    Applicom International
  920.  138Ah    Fusion Micromedia Corp.
  921.  138Bh    Tokimec, Inc.
  922.  138Ch    Silicon Reality
  923.  138Dh    Future Techno Designs Pte., Ltd.
  924.  138Eh    Basler GmbH
  925.  138Fh    Patapsco Designs, Inc.
  926.  1390h    Concept Development, Inc.
  927.  1391h    Development Concepts, Inc.
  928.  1392h    Medialight, Inc.
  929.  1394h    Level One Communications
  930.  1395h    Ambicom, Inc.
  931.  1396h    Cipher Systems, Inc.
  932.  1397h    Cologne Chip Designs GmbH
  933.  1398h    Clarion Co., Ltd.
  934.  1399h    Rios Systems Co., Ltd.
  935.  139Ah    Alacritech, Inc.
  936.  139Bh    Mediasonic Multimedia Systems, Ltd.
  937.  139Ch    Quantum 3D, Inc.
  938.  139Dh    EPL, Ltd.
  939.  139Eh    Media4
  940.  139Fh    Aethra S.R.L.
  941.  13A0h    Crystal Group, Inc.
  942.  13A1h    Kawasaki Heavy Industries, Ltd.
  943.  13A2h    Ositech Communications, Inc.
  944.  13A3h    HI-FN
  945.  13A4h    Rascom, Inc.
  946.  13A5h    Audio Digital Imaging, Inc.
  947.  13A6h    Videonics, Inc.
  948.  13A7h    Teles AG
  949.  13A8h    Exar Corp.
  950.  13A9h    Ultrasound Group
  951.  13AAh    Broadband Networks, Inc.
  952.  13ABh    Arcom Control Systems, Ltd.
  953.  13ACh    Motion Media Technology, Ltd.
  954.  13ADh    Nexus, Inc.
  955.  13AEh    ALD Technology, Ltd.
  956.  13AFh    T.Sqware
  957.  13B0h    Maxspeed Corp.
  958.  13B1h    Tamura Corp.
  959.  13B2h    Techno Chips Co., Ltd.
  960.  13B3h    Lanart Corp.
  961.  13B4h    Wellbean Co, Inc.
  962.  13B5h    ARM
  963.  13B6h    DLoG GmbH
  964.  13B7h    LOGIC Devices, Inc.
  965.  13B8h    Nokia Telecommunications Oy
  966.  13B9h    Elecom Co., Ltd.
  967.  13BAh    Oxford Instruments
  968.  13BBh    Sanyo Technosound Co., Ltd.
  969.  13BCh    Bitran Corp.
  970.  13BDh    Sharp Corp.
  971.  13BEh    Miroku Jyoho Service Co., Ltd.
  972.  13BFh    Sharewave., Inc.
  973.  13C0h    Microgate Corp.
  974.  13C1h    3ware Inc.
  975.  13C2h    Technotrend Systemtechnik GmbH
  976.  13C3h    Janz Computer AG
  977.  13C4h    Phase Metrics
  978.  13C5h    Alphi Technology Corp.
  979.  13C6h    Condor Engineering, Inc.
  980.  13C7h    Blue Chip Technology, Ltd.
  981.  13C8h    Apptech, Inc.
  982.  13C9h    Eaton Corp.
  983.  13CAh    IOMEGA Corp.
  984.  13CBh    Yano Electric Co., Ltd.
  985.  13CCh    Metheus Corp.
  986.  13CDh    Compatible Systems Corp.
  987.  13CEh    Cocom A/S
  988.  13CFh    Studio Audio & Video, Ltd.
  989.  13D0h    Techsan Electronics Co., Ltd.
  990.  13D1h    Abocom Systems, Inc.
  991.  13D2h    Shark Multimedia, Inc.
  992.  13D3h    IMC Networks
  993.  13D4h    Graphics Microsystems, Inc.
  994.  13D5h    Media 100, Inc.
  995.  13D6h    K.I. Technology Co., Inc.
  996.  13D7h    Toshiba Engineering Corp.
  997.  13D8h    Phobos Corp.
  998.  13D9h    Apex PC Solutions, Inc.
  999.  13DAh    Intresource Systems Pte., Ltd.
  1000.  13DBh    Janich & Klass Computertechnik GmbH
  1001.  13DCh    Netboost Corp.
  1002.  13DDh    Multimedia Bundle, Inc.
  1003.  13DEh    ABB Robotics Products AB
  1004.  13DFh    E-Tech, Inc.
  1005.  13E0h    GVC Corp.
  1006.  13E1h    Silicom Multimedia Systems, Inc.
  1007.  13E2h    Dynamics Research Corp.
  1008.  13E3h    Nest, Inc.
  1009.  13E4h    Calculex, Inc.
  1010.  13E5h    Telesoft Design, Ltd.
  1011.  13E6h    Argosy Research, Inc.
  1012.  13E7h    NAC, Inc.
  1013.  13E8h    Chip Express Corp.
  1014.  13E9h    Intraserver Technology, Inc.
  1015.  13EAh    Dallas Semiconductor
  1016.  13EBh    Hauppauge Computer Works, Inc.
  1017.  13ECh    Zydacron, Inc.
  1018.  13EDh    Raytheion E-Systems
  1019.  13EEh    Hayes Microcomputer Products, Inc.
  1020.  13F0h    Sundance Technology, Inc.
  1021.  13F1h    Oce' - Technologies B.V.
  1022.  13F2h    Ford Microelectronics, Inc.
  1023.  13F3h    McData Corp.
  1024.  13F4h    Troika Design, Inc.
  1025.  13F5h    Kansai Electric Co., Ltd.
  1026.  13F6h    C-Media Electronics, Inc.
  1027.  13F7h    Wildfire Communications
  1028.  13F8h    Ad Lib Multimedia, Inc.
  1029.  13F9h    NTT Advanced Technology Corp.
  1030.  13FAh    Pentland Systems, Ltd.
  1031.  13FBh    Aydin Corp.
  1032.  13FCh    Computer Peripherals International
  1033.  13FDh    Micro Science, Inc.
  1034.  13FEh    Advantech Co., Ltd.
  1035.  13FFh    Silicon Spice, Inc.
  1036.  1400h    ARTX, Inc.
  1037.  1401h    CR-Systems A/S
  1038.  1402h    Meilhaus Electronic GmbH
  1039.  1403h    Ascor, Inc.
  1040.  1404h    Fundamental Software, Inc.
  1041.  1405h    Excalibur Systems, Inc.
  1042.  1406h    Oce' Printing Systems GmbH
  1043.  1407h    Lava Computer Mfg., Inc.
  1044.  1408h    Aloka Co., Ltd.
  1045.  1409h    Timedia Technology Co., Ltd.
  1046.  140Ah    DSP Research, Inc.
  1047.  140Bh    Ramix, Inc.
  1048.  140Ch    Elmic Systems, Inc.
  1049.  140Dh    Matsushita Electrics Works, Ltd.
  1050.  140Eh    Goepel Electronic GmbH
  1051.  140Fh    Salient Systems Corp.
  1052.  1410h    Midas Lab, Inc.
  1053.  1411h    Ikos Systems, Inc.
  1054.  1412h    IC Ensemble, Inc.
  1055.  1413h    Addonics
  1056.  1414h    Microsoft
  1057.  1415h    Oxford Semiconductor, Ltd.
  1058.  1416h    Multiwave Innovation Pte, Ltd.
  1059.  1417h    Convergenet Technologies, Inc.
  1060.  1418h    Kyushu Electronics Systems, Inc.
  1061.  1419h    Excel Switching Corp.
  1062.  141Ah    Apache Micro Peripherals, Inc.
  1063.  141Bh    Zoom Telephonics, Inc.
  1064.  141Dh    Digitan Systems, Inc.
  1065.  141Eh    Fanuc, Ltd.
  1066.  141Fh    Visiontech, Ltd.
  1067.  1420h    Psion Dacom PLC
  1068.  1421h    ADS Technologies, Inc.
  1069.  1422h    Ygrec Systems Co., Ltd.
  1070.  1423h    Custom Technology Corp.
  1071.  1424h    Vidoeserver Connections
  1072.  1425h    ASIC Designers, Inc.
  1073.  1426h    Storage Technology Corp.
  1074.  1427h    Better On-line Solutions
  1075.  1428h    EDEC Co., Ltd.
  1076.  1429h    UNEX Technology Corp.
  1077.  142Ah    Kingmax Technology, Inc.
  1078.  142Bh    RadioLAN
  1079.  142Ch    Minton Optic Industry Co., Ltd.
  1080.  142Dh    Pix Stream, Inc.
  1081.  142Eh    Vitec Multimedia
  1082.  142Fh    Radicom Research, Inc.
  1083.  1430h    ITT Aerospace/Communications Division
  1084.  1431h    Gilat Satellite Networks
  1085.  1432h    Edimax Computer Co.
  1086.  1433h    Eltec Elektronik GmbH
  1087.  1435h    Real Time Devices US, Inc.
  1088.  1436h    CIS Technology, Inc.
  1089.  1437h    Nissin Co Inc
  1090.  1438h    Atmel-Dream
  1091.  1439h    Outsource Engineering & Mfg. Inc
  1092.  143Ah    Stargate Solutions Inc
  1093.  143Bh    Canon Research Center, America
  1094.  143Ch    Amlogic Inc
  1095.  143Dh    Tamarack Microelectronics Inc
  1096.  143Fh    Lightwell Co Ltd - Zax Division
  1097.  1440h    Algol Corp
  1098.  1441h    AGIE LTD
  1099.  1442h    Phoenix Contact Co GmbH
  1100.  1443h    Unibrain S.A.
  1101.  1444h    TRW
  1102.  1445h    Logical do Ltd
  1103.  1447h    AIM GmbH
  1104.  1448h    Alesis Studio
  1105.  1449h    TUT Systems Inc
  1106.  144Ah    Adlink Technology
  1107.  144Bh    Loronix Information Systems Inc
  1108.  144Ch    Catalina Research Inc
  1109.  144Eh    Olitec
  1110.  144Fh    Askey Computer Corp
  1111.  1450h    Nexus Systems Inc
  1112.  1451h    SP3D Chip Design GmbH
  1113.  1453h    Mycom Inc
  1114.  1454h    Altiga Networks
  1115.  1455h    Logic Plus Plus Inc
  1116.  1456h    Advanced Hardware
  1117.  1457h    Nuera Communications Inc
  1118.  1458h    Giga-Byte Technology
  1119.  1459h    Dooin Electronics
  1120.  145Ah    Escalate Networks Inc
  1121.  145Bh    Praim SRL
  1122.  145Ch    Cryptek
  1123.  145Dh    Gallant Computer Inc
  1124.  145Eh    Aashima Technology B.V.
  1125.  145Fh    Baldor Electric Company
  1126.  1460h    Dynarc Inc
  1127.  1461h    Avermedia Technologies Inc
  1128.  1462h    Micro-Star International Co Ltd
  1129.  1463h    Fast Corp
  1130.  1464h    Interactive Circuits & Systems Ltd
  1131.  1465h    GN Nettest Telecom Div.
  1132.  1466h    Designpro Inc
  1133.  1467h    Digicom SPA
  1134.  1468h    Ambit microsystem Corp
  1135.  1469h    Cleveland Motion Controls
  1136.  146Ah    IFR Ltd
  1137.  146Bh    Parascan Technologies Ltd
  1138.  146Ch    Ruby Tech Corp
  1139.  146Dh    Tachyon Inc
  1140.  146Eh    Williams Electronic Games Inc
  1141.  146Fh    Multi Dimensional Consulting Inc
  1142.  1470h    Bay Networks
  1143.  1471h    Integrated Telecom Express Inc
  1144.  1472h    Daikin Indistries Ltd
  1145.  1473h    Zapex Technologies Inc
  1146.  1474h    Doug Carson & Associates
  1147.  1475h    Picazo Communications
  1148.  1476h    Mortara Instrument Inc
  1149.  1477h    Net Insight
  1150.  1478h    Diatrend Corp
  1151.  1479h    Toray Industries Inc
  1152.  147Ah    Formosa Industrial Computing
  1153.  147Bh    Abit Computer Corp
  1154.  147Ch    Aware Inc
  1155.  147Dh    Interworks Computer Products
  1156.  147Eh    Matsushita Graphic Communication Systems Inc
  1157.  147Fh    Nihon Unisys Ltd
  1158.  1480h    SCII Telecom
  1159.  1481h    Biopac Systems Inc
  1160.  1482h    ISYTEC
  1161.  1483h    Labway Corp
  1162.  1668h    Action Tec Electronics, Inc.
  1163.  1A08h    Sierra Semiconductor
  1164.  1B13h    Jaton Corp.
  1165.  1C1Ch    Symphony (see #00864)
  1166.  1D44h    DPT
  1167.  1DE1h    TekRAM (see #00865)
  1168.  21C3h    21st Century Computer Corp.
  1169.  2348h    Racore 
  1170.  270Bh    Xantel Corp.
  1171.  270Fh    Chaintech Computer Co., Ltd.
  1172.  3000h    Hansol Electronics Inc.
  1173.  3142h    Post Impression Systems
  1174.  3388h    Hint Corp.
  1175.  3D3Dh    3DLabs (see #00866)
  1176.  4005h    Avance Logic, Inc. (see #00867)
  1177.  4444h    Internext Compression, Inc.
  1178.  4468h    BRIDGEPORT MACHINES
  1179.  4594h    Cogetec Informatique Inc.
  1180.  4680h    UMAX Computer Corp.
  1181.  4843h    Hercules Computer Technology, Inc.
  1182.  4942h    ???
  1183.  4943h    Growth Networks
  1184.  4978h    Axil Computer, Inc.
  1185.  4A14h    NetVin
  1186.  4B10h    Buslogic Inc. (see #00869)
  1187.  4C48h    Lung Hwa Electronics
  1188.  4D51h    Mediaq Inc
  1189.  4DDCh    ILC data Device Corp.
  1190.  5053h    Voyetra Technologies
  1191.  5143h    Qualcomm, Inc.
  1192.  5333h    S3 (see also #00870)
  1193.  5455h    Technische Universität Berlin
  1194.  5519h    Cnet Technologies, Inc.
  1195.  5555h    Genroco Inc
  1196.  5700h    Netpower
  1197.  6356h    UltraStor
  1198.  6374h    c't Magazin fuer Computertechnik (see #00871)
  1199.  6409h    Logitec Corp
  1200.  6666h    Decision Computer International Co.
  1201.  7604h    O.N. Electric Co Ltd
  1202.  8008h    Quancom Electronic GmbH (see #00872)
  1203.  8086h    Intel (see also #00873)
  1204.  8800h    Trigem Computer (see #00874)
  1205.  8866h    T-Square Design Inc
  1206.  8888h    Silicon Magic
  1207.  8E0Eh    Computone Corporation
  1208.  8E2Eh    KTI
  1209.  9004h    Adaptec (see #00875)
  1210.  9005h    Adaptec
  1211.  907Fh    Atronics (see #00876)
  1212.  9412h    Holtek
  1213.  A200h    NEC Corp. (see #00754)
  1214.  A259h    Hewlett Packard (see #00757)
  1215.  A25Bh    Hewlett Packard GmbH PL24-MKT (see #00757)
  1216.  A304h    Sony
  1217.  A727h    3com Corp. (see #00796)
  1218.  AA42h    Scitex Digital Video
  1219.  B1B3h    Shiva Europe, Ltd.
  1220.  C001h    TSI Telsys
  1221.  C0A9h    Micron/Crucial Technology
  1222.  C0DEh    Motorola (see #00768)
  1223.  C0FEh    Motion Engineering, Inc.
  1224.  CAFEh    Chrysalis-ITS
  1225.  D4D4h    DY4 Systems Inc.
  1226.  E159h    Tiger Jet Network Inc.
  1227.  E000h    Winbond
  1228.  E159h    Tiger Jet Network Inc.
  1229.  ECC0h    Echo Corp.
  1230.  EDD8h    Ark Logic Inc (see #00877)
  1231.  FEDAh    Epigram Inc
  1232. Note:    this list, as well as the following per-vendor tables, tends to be
  1233.       rather out-of-date.  The current version of the listing can be found
  1234.       in PCICFG.DAT, part of the PCICFG program distributed in RBPCIxxx.ZIP
  1235.       (available at http://www.pobox.com/~ralf/files.html).
  1236. SeeAlso: #00878
  1237.  
  1238. (Table 00733)
  1239. Values for Compaq PCI device code:
  1240.  0001h    EISA Bridge
  1241.  0002h    ISA Bridge
  1242.  1000h    Triflex/PCI CPU Bridge
  1243.  2000h    Triflex/PCI CPU Bridge
  1244.  3032h    QVision
  1245.  3033h    QVision 1280/p
  1246.  3034h    QVision 1280
  1247.  4000h    Triflex/PCI CPU Bridge
  1248.  AE32h    Netelligent 10/100 TX
  1249.  AE34h    Netelligent 10 T
  1250.  AE35h    Integrated NetFlex 3/P
  1251.  AE40h    Dual-port Netelligent 10/100 TX
  1252.  AE43h    ProLiant Integrated Netelligent 10/100
  1253.  B011h    Dual-port Netelligent 10/100 TX
  1254.  F130h    ThunderLAN
  1255.  F150h    NetFlex 3/P with BNC
  1256. SeeAlso: #00732
  1257.  
  1258. (Table 00734)
  1259. Values for Symbios Logic (formerly NCR) PCI device code:
  1260.  0001h    PCI revision ID:
  1261.     00-0Fh 53C810 (fast SCSI)
  1262.     10-1Fh 53C810A (fast SCSI)
  1263.     20-2Fh 53C810ALV (fast SCSI)
  1264.  0002h    53C820 (fast wide SCSI)
  1265.  0003h    PCI revision ID:
  1266.     00-0Fh 53C825 (fast wide SCSI)
  1267.     10-1Fh 53C825A (Ultra wide SCSI)
  1268.  0004h    53C815 (fast SCSI)
  1269.  0005h    53C810AP (fast SCSI)
  1270.  0006h    PCI revision ID:
  1271.     00-0Fh 53C860 (Ultra SCSI)
  1272.     10-1Fh 53C860LV (Ultra SCSI)
  1273.  000Fh    53C875 (Ultra wide SCSI)
  1274.  1000h    63c815 Fast-SCSI
  1275. SeeAlso: #00732
  1276.  
  1277. (Table 00735)
  1278. Values for ATI PCI device code:
  1279.  4158h    68800AX (Mach32)
  1280.  4354h    215CT222
  1281.  4358h    210888CX
  1282.  4758h    210888GX (Mach64)
  1283.  5654h    215VT222 Video Expression
  1284. SeeAlso: #00732
  1285.  
  1286. (Table 00736)
  1287. Values for ULSI Systems PCI device code:
  1288.  0201h     US201 Graphics Controller
  1289. SeeAlso: #00732
  1290.  
  1291. (Table 00737)
  1292. Values for VLSI Technologies PCI device code:
  1293.  0005h    82C592 CPU Bridge
  1294.  0006h    82C593 ISA Bridge
  1295.  0007h    82C594 Wildcat System Ctrlr
  1296.  0008h    VL82C597 Wildcat ISA Bridge
  1297.  0009h    82C597
  1298.  000Ch    82C541
  1299.  000Dh    82C543
  1300.  0101h    82C532
  1301.  0102h    82C534
  1302.  0104h    82C535
  1303.  0105h    82C147
  1304.  0200h    82C975 RISC GUI Accelerator
  1305.  0280h    82C925 RISC GUI Accelerator
  1306. SeeAlso: #00732
  1307.  
  1308. (Table 00738)
  1309. Values for Avance Logic, Inc. (Avance Logics) PCI device code:
  1310.  2301h    ALG2301 GUI accelerator
  1311.  2302h    ALG2302 GUI accelerator
  1312. SeeAlso: #00732,INT 10/AX=4F70h
  1313.  
  1314. (Table 00739)
  1315. Values for National Semiconductor PCI device code:
  1316.  0001h    DP83810 Ethernet
  1317.  0002h    PC87415 IDE DMA-Master Mode controller (see #00922)
  1318.  D001h    NS87410 EIDE controller (see #00921)
  1319. SeeAlso: #00732,#00773
  1320.  
  1321. (Table 00740)
  1322. Values for Tseng Labs PCI device code:
  1323.  3202h    ET4000/W32p-2
  1324.  3205h    ET4000/W32p-B
  1325.  3206h    ET4000/W32p-C
  1326.  3207h    ET4000/W32p-D
  1327.  3208h    ET6000
  1328. SeeAlso: #00732
  1329.  
  1330. (Table 00741)
  1331. Values for Weitek PCI device code:
  1332.  9000h    Power9000???
  1333.  9001h    Power9001
  1334.  9100h    Power9100
  1335. SeeAlso: #00732
  1336.  
  1337. (Table 00742)
  1338. Values for DEC PCI device code:
  1339.  0001h    DC21050    DEC BRD PCI-PCI bridge
  1340.  0002h    DC21040    Tulip
  1341.  0004h    DecChip 21030
  1342.  0009h    DC21140    Tulip Fast (see #00923)
  1343.  000Ah    21230    Video Codec
  1344.  000Fh    DEFPA    FDDI
  1345.  0014h    DC21041    Tulip Plus (see #00923)
  1346.  0016h    DGLPB    ATM
  1347.  0019h    DC21143 PCI/Cardbus Ethernet
  1348.  0021h    21052    PCI-PCI Bridge (see #00924)
  1349.  0022h    21150    PCI-PCI Bridge
  1350.  0024h    21152    PCI-PCI Bridge
  1351.  0025h    21153    PCI-PCI Bridge
  1352.  0026h    21154    PCI-PCI Bridge
  1353.  0045h    21553    PCI-PCI Bridge
  1354.  0046h    21554    PCI-PCI Bridge
  1355.  1050h??? 21340 Managed Port Switch
  1356. SeeAlso: #00732
  1357.  
  1358. (Table 00743)
  1359. Values for Cirrus Logic PCI device code:
  1360.  0038h    CL-GD7548 Video Controller
  1361.  004Ch    CL-GD7556 64-bit Video/Graphics LCD/CRT Ctrlr
  1362.  00A0h    Cirrus 5430
  1363.  00A4h    Cirrus 5434-4
  1364.  00A8h    Cirrus 5434-8
  1365.  00ACh    Cirrus 5436
  1366.  00B8h    Cirrus GD5446
  1367.  00BCh    CL-GD5480 64-bit SGRAM GUI accelerator
  1368.  1100h    Cirrus 6729 PCMCIA Controller
  1369.  1110h    Cirrus 6832 PCMCIA/CardBus Ctrlr
  1370.  1200h    Cirrus 7542
  1371.  1202h    Cirrus 7543
  1372.  1204h    Cirrus 7541
  1373.  6001h    CS4610/4611 CrystalClear SoundFusion Audio Accelerator
  1374. SeeAlso: #00732
  1375.  
  1376. (Table 00744)
  1377. Values for IBM PCI device code:
  1378.  0002h    MCA Bridge
  1379.  0005h    Alta Lite CPU Bridge
  1380.  0007h    Alta MP CPU Bridge
  1381.  000Ah    ISA Bridge
  1382.  0017h    CPU Bridge
  1383.  0018h    Auto LANStreamer
  1384.  001Bh    GXT-150P Graphics Adapter
  1385.  001Dh    82G2675
  1386.  0020h    MCA Bridge
  1387.  0022h    PCI-PCI Bridge
  1388.  002Eh    ??? RAID SCSI
  1389.  0036h    Miami/PCI  32-bit LocalBus Bridge
  1390.  0047h    ???
  1391.  0048h    ???
  1392.  004Ah    ???
  1393.  004Bh    ???
  1394.  004Ch    ???
  1395.  004Dh    ???
  1396.  004Eh    ???
  1397.  004Fh    ???
  1398.  0050h    ???
  1399.  0051h    ???
  1400.  0052h    ???
  1401.  0053h    ??? 25 MBit ATM controller
  1402.  0055h    ???
  1403.  0059h    ???
  1404.  005Ah    ???
  1405.  005Bh    ???
  1406. SeeAlso: #00732
  1407.  
  1408. (Table 00745)
  1409. Values for Western Digital PCI device code:
  1410.  0193h    WD33C193A 8-bit SCSI
  1411.  0196h    SCSI Bridge
  1412.  0197h    WD33C197A 16-bit SCSI
  1413.  0296h    WD33C296A 16-bit SCSI
  1414.  3193h    WD7193 Fast SCSI-II
  1415.  3197h    WD7197 Fast-Wide SCSI-II
  1416.  3296h    WD7197
  1417.  4296h    WD33C296 Wide Fast-20 Bridge
  1418.  C24Ah    90C?
  1419. SeeAlso: #00732
  1420.  
  1421. (Table 00746)
  1422. Values for AMI PCI device code:
  1423.  9010h    MegaRAID
  1424.  9030h    ??? IDE Controller
  1425.  9031h    ??? IDE Controller
  1426.  9032h    ??? IDE/SCSI Controller
  1427.  9033h    ??? SCSI Controller
  1428.  9040h    ??? Multimedia card
  1429. SeeAlso: #00732
  1430.  
  1431. (Table 00747)
  1432. Values for Advanced Micro Devices (AMD) PCI device code:
  1433.  2000h    Am79C970 (Lance)
  1434.     Am79C970A (PCnet-PCI II, PCI revision ID is 1xh)
  1435.     Am79C971 (PCnet-FAST, PCI revision ID is 2xh)
  1436.  2020h    Am53c974 SCSI (see #00925)
  1437.  2040h    Am79C974 Ethernet/SCSI
  1438. SeeAlso: #00732
  1439.  
  1440. (Table 00748)
  1441. Values for Trident PCI device code:
  1442.  9320h    ??? 32-bit GUI accelerator
  1443.  9350h    ??? 32-bit GUI accelerator
  1444.  9360h    ??? Flat-Panel controller
  1445.  9420h    Trident 9420
  1446.  9440h    Trident 9440
  1447.  9460h    Trident 9460
  1448.  9660h    Trident 9660
  1449.  9682h    ??? Multimedia accelerator
  1450. SeeAlso: #00732
  1451.  
  1452. (Table 00749)
  1453. Values for LSI Logic PCI device code:
  1454.  0000h    Hydra (Pentium chipset)
  1455.  0010h    Aspen (486 chipset)
  1456. SeeAlso: #00732
  1457.  
  1458. (Table 00750)
  1459. Values for Matrox PCI device code:
  1460.  0518h    MGA-II (Ultima)
  1461.  0519h    Millenium (2064W)
  1462.  0D10h    MGA-I (Impression)
  1463. SeeAlso: #00732
  1464.  
  1465. (Table 00751)
  1466. Values for Chips & Technologies PCI device code:
  1467.  00B8h    64310 GUI Accelerator
  1468.  00D0h    65545 Flat Panel/CRT VGA
  1469.  00D8h    F65545
  1470.  00DCh    F65548
  1471.  00E0h    65550 Flat Panel/CRT GUI Accelerator
  1472.  00E4h    65554 display
  1473.  00E5h    65555 HiQVPro LCD/CRT GUI Controller
  1474.  00F4h    68554 HiQVision LCD/CRT GUI Controller
  1475. SeeAlso: #00732
  1476.  
  1477. (Table 00752)
  1478. Values for Toshiba America PCI device code:
  1479.  0009h    r4x00 Bridge
  1480. SeeAlso: #00732
  1481.  
  1482. (Table 00753)
  1483. Values for Miro Computer Products AG PCI device code:
  1484.  5601h    36050
  1485.  5607h    video in/out w/ MPEG
  1486. SeeAlso: #00732
  1487.  
  1488. (Table 00754)
  1489. Values for NEC Corporation PCI device code:
  1490.  0001h    PCI-to-486 Bridge
  1491.  0002h    PCI-to-VL98 Bridge
  1492.  0003h    ATM LAN controller
  1493.  0004h    r4000PCI Bridge
  1494.  0005h    PCI-to-486 Bridge
  1495.  0006h    GUI Accelerator
  1496.  0007h    PCI-to-UXbus Bridge
  1497.  0008h    GUI Accelerator
  1498.  0009h    PC-98 Graphics Controller
  1499. SeeAlso: #00732
  1500.  
  1501. (Table 00755)
  1502. Values for Future Domain PCI device code:
  1503.  0000h    TMC-36C70 / TMC-18C30 (fast SCSI)
  1504. SeeAlso: #00732
  1505.  
  1506. (Table 00756)
  1507. Values for Silicon Integrated System (SIS) PCI device code:
  1508.  0001h    SiS6201
  1509.  0002h    SiS6202
  1510.  0006h    SI 85C501/2
  1511.  0008h    SI 85C503/5513
  1512.  0205h    SiS6205
  1513.  0406h    SiS501
  1514.  0496h    SiS496
  1515.  0596h    Pentium chipset
  1516.  0601h    SiS601
  1517.  3602h    IDE controller
  1518.  5401h    486 chipset
  1519.  5511h    SiS5511 Pentium chipset
  1520.  5513h    SiS5513 EIDE controller
  1521.  5581h    Pentium chipset
  1522.  5582h    ISA Bridge
  1523.  5596h    Pentium chipset
  1524.  6204h    video decoder/MPEG
  1525.  6205h    PCI VGA controller
  1526. SeeAlso: #00732
  1527.  
  1528. (Table 00757)
  1529. Values for Hewlett-Packard PCI device code:
  1530.  1030h    J2585A DeskDirect 10/100 PCI NIC
  1531.  1040h    J2973A DeskDirect 10BaseT PCI NIC
  1532.  1041h    J2585B DeskDirect 10/100 PCI NIC
  1533.  1042h    J2970A DeskDirect 10BaseT/2 PCI NIC
  1534.  2910h    E2910A PCI-bus exerciser
  1535.  2925h    E2925A PCI-bus exerciser
  1536. SeeAlso: #00732
  1537.  
  1538. (Table 00758)
  1539. Values for PC Technology PCI device code:
  1540.  1000h    RZ1000
  1541.  1001h    RZ1001
  1542. SeeAlso: #00732
  1543.  
  1544. (Table 00759)
  1545. Values for Distributed Processing Technology (DPT) PCI device code:
  1546.  A400h    2124A/9X EATA SmartCache/RAID SCSI
  1547. SeeAlso: #00732
  1548.  
  1549. (Table 00760)
  1550. Values for OPTi PCI device code:
  1551.  A0F8h    82C750 (Vendetta) USB controller
  1552.  C557h    82C557
  1553.  C558h    82C558
  1554.  C567h    82C750 (Vendetta, device 0)
  1555.  C568h    82C750 (Vendetta, device 1)
  1556.  C621h    82C621 IDE controller / 82C750 Vendetta IDE controller
  1557.  C822h    82C822
  1558.  C824h    82C824 FireFox PC-Card controller
  1559.  C825h    82C825 FireBridge II
  1560.  C861h    82C861/82C871 FireLink/FireBlast PCI-to-USB Bridge (see #00965)
  1561.  D568h    82C750 Vendetta IDE controller
  1562.  D768h    82C750 Vendetta IDE controller (ultra DMA)
  1563. SeeAlso: #00732
  1564.  
  1565. (Table 00761)
  1566. Values for SGS Thomson Microelectronics PCI device code:
  1567.  0008h    SGS 2000
  1568.  0009h    SGS 1764
  1569. SeeAlso: #00732
  1570.  
  1571. (Table 00762)
  1572. Values for BusLogic PCI device code:
  1573.  0140h    MultiMaster NC
  1574.  1040h    MultiMaster
  1575.  8130h    FlashPoint
  1576. SeeAlso: #00732
  1577.  
  1578. (Table 00763)
  1579. Values for Texas Instruments PCI device code:
  1580.  0500h    100 Mbit LAN controller
  1581.  0508h    tms380c2x
  1582.  1000h    TI PCI Eagle i/f
  1583.  3D04h    TVP4010     3D Graphics Processor     !!!ti\slas155.pdf p.26
  1584.  A001h    TDC1570     64-bit ATM sar
  1585.  A100h    TDC1561     32-bit ATM sar
  1586.  AC10h    PCI1050     PCCard controller
  1587.  AC11h    PCI1053     PCCard controller
  1588.  AC12h    PCI1130     PCCard controller
  1589. SeeAlso: #00732
  1590.  
  1591. (Table 00764)
  1592. Values for Oak Technology PCI device code:
  1593.  0107h    OTI-0107 (Spitfire)
  1594. SeeAlso: #00732
  1595.  
  1596. (Table 00765)
  1597. Values for Winbond PCI device code:
  1598.  0000h    ??? Ethernet controller
  1599.  0001h    83769
  1600.  0105h    82C105
  1601. SeeAlso: #00732
  1602.  
  1603. (Table 00766)
  1604. Values for Hitachi Ltd. PCI device code:
  1605.  0001h    PCI Bridge
  1606.  0002h    PCI-bus controller
  1607. SeeAlso: #00732
  1608.  
  1609. (Table 00767)
  1610. Values for EFAR Microsystems PCI device code:
  1611.  0810h    486 Bridge
  1612.  0922h    Pentium/P54C Bridge
  1613.  0926h    ISA Bridge
  1614. SeeAlso: #00732
  1615.  
  1616. (Table 00768)
  1617. Values for Motorola PCI device code:
  1618.  0001h    MPC105 PowerPC chipset
  1619. SeeAlso: #00732
  1620.  
  1621. (Table 00769)
  1622. Values for Promise Technology PCI device code:
  1623.  5300h    Promise 5300
  1624. SeeAlso: #00732
  1625.  
  1626. (Table 00770)
  1627. Values for Number 9 Computer Company PCI device code:
  1628.  2309h    Imagine 128
  1629.  2339h    Imagine 128-2
  1630. SeeAlso: #00732
  1631.  
  1632. (Table 00771)
  1633. Values for United Microelectronics (UMC) PCI device code:
  1634.  0001h    UM82C881 (486 chipset)
  1635.  0002h    UM82C776 (ISA Bridge)
  1636.  0101h    UM8673F
  1637.  0881h    UM8881 (486 chipset)
  1638.  0886h    UM8886F (ISA Bridge)
  1639.  0891h    UM8891A
  1640.  1001h    UM886A (dual IDE controller)
  1641.  673Ah    UM8886BF
  1642.  8710h    UM8710 VGA controller
  1643.  886Ah    UM8886A
  1644.  8881h    UM8881F
  1645.  8886h    UM8886F
  1646.  8891h    UM8891 (Pentium chipset)
  1647.  9017h    UM9017F
  1648.  E881h    UM8881 (486 chipset)
  1649.  E886h    UM8886N
  1650.  E891h    UM8891N
  1651. SeeAlso: #00732
  1652.  
  1653. (Table 00772)
  1654. Values for 8x8 (X Tech) PCI device code:
  1655.  0001h    AGX-016
  1656.  0002h    IIT3204/3501 MPEG decoder
  1657. SeeAlso: #00732
  1658.  
  1659. (Table 00773)
  1660. Values for PicoPower PCI device code:
  1661.  0000h    PT80C826 VL Bridge
  1662.  0001h    Vesuvius V1-LS System Controller (see PORT 0024h"V1-LS")
  1663.     Revision ID field: 03h = Rev. AA, 04h = Rev. BB, 05h = Rev. CC
  1664.  0002h    Vesuvius V3-LS ISA Bridge (see #00971,PORT 0024h"V3-LS")
  1665.  0005h    National Semiconductor PC87550 PCI System Controller
  1666.  8002h    Vesuvius V3-LS ISA Bridge (secondary; Rev. BB and higher only)
  1667. SeeAlso: #00732,#00739
  1668.  
  1669. (Table 00774)
  1670. Values for Mylex Corporation PCI device code:
  1671.  0001h    DAC960P Wide SCSI + RAID
  1672. SeeAlso: #00732
  1673.  
  1674. (Table 00775)
  1675. Values for Yamaha Corporation PCI device code:
  1676.  0001h    ?? 3D graphics controller
  1677.  0002h    YGV615    RPA3 3D graphics controller
  1678. SeeAlso: #00732
  1679.  
  1680. (Table 00776)
  1681. Values for NexGen Microsystems PCI device code:
  1682.  4E78h    NexGen 82C501
  1683. SeeAlso: #00732
  1684.  
  1685. (Table 00777)
  1686. Values for Q Logic PCI device code:
  1687.  1020h    ISP1020 Fast-Wide SCSI
  1688.  1022h    ISP1022 Fast-Wide SCSI
  1689. SeeAlso: #00732
  1690.  
  1691. (Table 00778)
  1692. Values for Leadtek Research PCI device code:
  1693.  0000h    LeadTek 805
  1694. SeeAlso: #00732
  1695.  
  1696. (Table 00779)
  1697. Values for Interphase PCI device code:
  1698.  0001h    ATM interface
  1699.  0002h    100 vg amylan controller
  1700. SeeAlso: #00732
  1701.  
  1702. (Table 00780)
  1703. Values for Data Technology Corporation (DTC) PCI device code:
  1704.  0802h    SL82C105  EIDE Controller
  1705. SeeAlso: #00732
  1706.  
  1707. (Table 00781)
  1708. Values for Contaq Microsystems PCI device code:
  1709.  0600h    Contaq 82C599
  1710. SeeAlso: #00732
  1711.  
  1712. (Table 00782)
  1713. Values for Forex Computer Corporation PCI device code:
  1714.  0001h    FR710  EIDE Controller
  1715.  0613h    ??? Host Bridge
  1716. SeeAlso: #00732
  1717.  
  1718. (Table 00783)
  1719. Values for Bit3 Computer PCI device code:
  1720.  0001h    Model 617  PCI-VME Bus Adapter
  1721. SeeAlso: #00732
  1722.  
  1723. (Table 00784)
  1724. Values for Olicom PCI device code:
  1725.  0001h    ??? Ethernet Controller
  1726. SeeAlso: #00732
  1727.  
  1728. (Table 00785)
  1729. Values for Intergraph Corporation PCI device code:
  1730.  0020h    3D graphics processor
  1731.  0021h    3D graphics processor w/texture
  1732.  0040h    3D graphics frame buffer
  1733.  0041h    3D graphics frame buffer
  1734.  0060h    proprietary bus bridge
  1735.  0720h    Motion JPEG codec
  1736. SeeAlso: #00732
  1737.  
  1738. (Table 00786)
  1739. Values for National Instruments PCI device code:
  1740.  C801h    PCI-GPIB
  1741. SeeAlso: #00732
  1742.  
  1743. (Table 00787)
  1744. Values for CMD Technology, Inc. PCI device code:
  1745.  0640h    CMD 640
  1746.  0642h    IDE controller with RAID-1
  1747.  0646h    CMD 646 EIDE
  1748.  0650h    PBC0650A Fast SCSI-II
  1749. SeeAlso: #00732
  1750.  
  1751. (Table 00788)
  1752. Values for Appian Technology:
  1753.  0038h    ??? EIDE Controller
  1754. SeeAlso: #00732
  1755.  
  1756. (Table 00789)
  1757. Values for Vision / Quantum Designs Ltd. PCI device code:
  1758.  0001h    QD8500
  1759.  0002h    QD8580
  1760. SeeAlso: #00732
  1761.  
  1762. (Table 00790)
  1763. Values for Brooktree Corporation PCI device code:
  1764.  0350h    BT848  TV/PCI with DMA Push
  1765.  2115h    BtV 2115 Mediastream Controller
  1766.  2125h    BtV 2125 Mediastream Controller
  1767.  8230h    Bt8230 ATM Segment/Reassembly Ctrlr (SRC) (see #00981)
  1768. SeeAlso: #00732
  1769.  
  1770. (Table 00791)
  1771. Values for Sierra Semiconductor PCI device code:
  1772.  0000h    STB 64-bit GUI accelerator
  1773. SeeAlso: #00732
  1774.  
  1775. (Table 00792)
  1776. Values for ACC Microelectronics PCI device code:
  1777.  0000h    ACC 2056
  1778. SeeAlso: #00732
  1779.  
  1780. (Table 00793)
  1781. Values for Symphony Labs PCI device code:
  1782.  0001h    83769
  1783.  0103h    sl82c103 PCI-IDE Controller
  1784.  0105h    82C105 bus-master PCI-IDE controller
  1785. SeeAlso: #00732
  1786.  
  1787. (Table 00794)
  1788. Values for PLX Technology PCI device code:
  1789.  9036h    PCI9036 interface chip
  1790.  9060h    PCI9060xx interface chip
  1791. SeeAlso: #00732
  1792.  
  1793. (Table 00795)
  1794. Values for Madge Networks PCI device code:
  1795.  0001h    Smart 16/4 Ringnode
  1796.  1000h    Collage 25 ATM adapter
  1797.  1001h    Collage 155 ATM adapter
  1798. SeeAlso: #00732
  1799.  
  1800. (Table 00796)
  1801. Values for 3com Corporation PCI device code:
  1802.  5900h    3C590
  1803.  5950h    3C595TX
  1804.  5951h    3C595T4
  1805.  5952h    3C595MII
  1806.  8811h    token ring
  1807.  9000h    3C900-TPO Fast Etherlink
  1808.  9001h    3C900-COMBO Fast Etherlink
  1809.  9050h    3C905-TX Fast Etherlink 10/100
  1810. SeeAlso: #00732
  1811.  
  1812. (Table 00797)
  1813. Values for Standard Microsystems Corporation (SMC) PCI device code:
  1814.  1000h    37C665 floppy disk controller
  1815.  1001h    37C922 floppy disk controller
  1816. SeeAlso: #00732
  1817.  
  1818. (Table 00798)
  1819. Values for Acer Labs Inc. PCI device code:
  1820.  1435h    M1435 VL Bridge
  1821.  1445h    ALI M1445 VL bridge + EIDE
  1822.  1449h    ALI M1449 ISA bridge
  1823.  1451h    ALI M1451 Pentium chipset
  1824.  1461h    ALI M1461 P54C chipset
  1825.  1489h    ALI M1489
  1826.  1511h    ALI M1511
  1827.  1513h    ALI M1513
  1828.  3141h    M3141 GUI accelerator VRAM
  1829.  3143h    M3143 GUI accelerator VRAM/DAC
  1830.  3145h    M3145 GUI accelerator VRAM
  1831.  3147h    M3147 GUI accelerator VRAM/DAC
  1832.  3149h    M3149 GUI accelerator VRAM
  1833.  3151h    M3151 GUI accelerator VRAM
  1834.  5212h    M4803
  1835.  5215h    ALI MS4803 EIDE controller
  1836.  5217h    m5217 I/O
  1837.  5219h    m5219 I/O
  1838.  5235h    m5225 I/O
  1839. SeeAlso: #00732
  1840.  
  1841. (Table 00799)
  1842. Values for Surecom Technology PCI device code:
  1843.  5240h    IDE Controller
  1844.  5241h    PCMCIA Bridge
  1845.  5242h    general-purpose controller
  1846.  5243h    Bus controller
  1847.  5244h    Floppy-disk controller
  1848. SeeAlso: #00732
  1849.  
  1850. (Table 00800)
  1851. Values for Neomagic Corporation:
  1852.  0000h    graphics controller
  1853. SeeAlso: #00732
  1854.  
  1855. (Table 00801)
  1856. Values for Advanced System Products PCI device code:
  1857.  1100h    ABP940 revision A??? SCSI
  1858.  1200h    ABP940 revision B??? Fast SCSI-2
  1859.  1300h    Fast-Wide SCSI controller
  1860. SeeAlso: #00732
  1861.  
  1862. (Table 00802)
  1863. Values for Citicorp TTI PCI device code:
  1864.  2001h    mb86605 Wide SCSI-2
  1865. SeeAlso: #00732
  1866.  
  1867. (Table 00803)
  1868. Values for CENR/ECP/EDU PCI device code:
  1869.  0001h    SPSB PMC
  1870.  0002h    SPSB PCI
  1871.  10DCh    ATT 2C15-3 FPGA
  1872. SeeAlso: #00732
  1873.  
  1874. (Table 00804)
  1875. Values for Evans & Sutherland PCI device code:
  1876.  0001h    3D graphics processor
  1877. SeeAlso: #00732
  1878.  
  1879. (Table 00805)
  1880. Values for Emulex Corporation PCI device code:
  1881.  1AE5h    Fibre Channel Host Adapter
  1882. SeeAlso: #00732
  1883.  
  1884. (Table 00806)
  1885. Values for Integrated Micro Solutions PCI device code:
  1886.  5026h    IMS5026/27/28 VL Bridge
  1887.  5028h    ISA Bridge
  1888.  8849h    IMS 8849
  1889.  8853h    ATM network card
  1890.  9128h    IMS9129 GUI accelerator
  1891. SeeAlso: #00732
  1892.  
  1893. (Table 00807)
  1894. Values for TekRAM Technology Corporation Ltd. PCI device code:
  1895.  690Ch    TekRAM 690c
  1896. SeeAlso: #00732
  1897.  
  1898. (Table 00808)
  1899. Values for Newbridge Microsystems PCI device code:
  1900.  0000h    CA91C042 VMEbus Bridge
  1901. SeeAlso: #00732
  1902.  
  1903. (Table 00809)
  1904. Values for Applied Micro Circuits Corp. PCI device code:
  1905.  4750h    S5933 PCI controller
  1906.  8043h    MyriNet
  1907. SeeAlso: #00732
  1908.  
  1909. (Table 00810)
  1910. Values for Integraphics Systems PCI device code:
  1911.  1680h    1680
  1912. SeeAlso: #00732
  1913.  
  1914. (Table 00811)
  1915. Values for Artist Graphics PCI device code:
  1916.  0101h    3GA 64-bit graphics processor
  1917. SeeAlso: #00732
  1918.  
  1919. (Table 00812)
  1920. Values for Realtek Semiconductor PCI device code:
  1921.  8029h    Realtek 8029
  1922. SeeAlso: #00732
  1923.  
  1924. (Table 00813)
  1925. Values for ASCII Corporation PCI device code:
  1926.  7310h    V7310 VGA Video Overlay
  1927. SeeAlso: #00732
  1928.  
  1929. (Table 00814)
  1930. Values for NKK Corporation PCI device code:
  1931.  A001h    NDR4000      NR4600 Bridge
  1932. SeeAlso: #00732
  1933.  
  1934. (Table 00815)
  1935. Values for Truevision PCI device code:
  1936.  0000h    ??? GUI Accelerator
  1937.  0001h    ??? GUI Accelerator
  1938.  0002h    ??? GUI Accelerator
  1939.  0003h    ??? GUI Accelerator
  1940.  0004h    ??? GUI Accelerator
  1941.  0005h    ??? GUI Accelerator
  1942.  0006h    ??? GUI Accelerator
  1943.  0007h    ??? GUI Accelerator
  1944.  0008h    ??? GUI Accelerator
  1945.  0009h    ??? GUI Accelerator
  1946.  0010h    ??? GUI Accelerator
  1947.  0011h    ??? GUI Accelerator
  1948.  0012h    ??? GUI Accelerator
  1949.  0013h    ??? GUI Accelerator
  1950.  0014h    ??? GUI Accelerator
  1951.  0015h    ??? GUI Accelerator
  1952. SeeAlso: #00732
  1953.  
  1954. (Table 00816)
  1955. Values for Initio Corporation PCI device code:
  1956.  9100h    320P
  1957.  9400h    Fast-Wide SCSI
  1958.  9700h    Fast-Wide SCSI
  1959. SeeAlso: #00732
  1960.  
  1961. (Table 00817)
  1962. Values for VIA Technologies PCI device code:
  1963.  0505h    VIA 82C505
  1964.  0561h    VIA 82C561
  1965.  0571h    AMD-645 Peripheral Bus Controller, function 1 (see #01034)
  1966.     VT82C586A/B PCI Integrated Peripheral Controller, function 1
  1967.  0576h    VIA 82C576
  1968.  0585h    VT82C585VPX Host Bus-PCI bridge (see #00982)
  1969.  0586h    AMD-645 Peripheral Bus Controller, function 0 (see #01011)
  1970.     VT82C586A/B PCI Integrated Peripheral Controller, function 0
  1971.  0595h    AMD-640 System Controller (see #00983)
  1972.     VT82C595
  1973.  0597h    VT82C597 / VT82C597AT
  1974.  1000h    82C570MV P54 Controller
  1975.  1106h    82C570MV ISA Bridge + IDE
  1976.  1571h    VIA 82C416
  1977.  3038h    AMD-645 Peripheral Bus Controller, function 2 (see #01046)
  1978.     VT82C586A/B PCI Integrated Peripheral Controller, function 2
  1979.  3040h    AMD-645 Peripheral Bus Controller, function 3 (see #01049)
  1980.     VT82C586B PCI Integrated Peripheral Controller, function 3
  1981. SeeAlso: #00732
  1982.  
  1983. (Table 00818)
  1984. Values for Proteon Inc. PCI device code:
  1985.  0100h    p1690plus-AA  Token Ring
  1986.  0101h    p1690plus-AB 2-port Token Ring
  1987. SeeAlso: #00732
  1988.  
  1989. (Table 00819)
  1990. Values for Cogent Data Technologies PCI device code:
  1991.  1400h    EM110TX PCI Fast Ethernet
  1992. SeeAlso: #00732
  1993.  
  1994. (Table 00820)
  1995. Values for Siemens Nixdorf PCI device code:
  1996.  6120h    SZB6120 Multimedia Adapter
  1997. SeeAlso: #00732
  1998.  
  1999. (Table 00821)
  2000. Values for Rockwell PCI device code:
  2001.  2200h    FDDI adapter
  2002.  2300h    Fast Ethernet adapter
  2003.  2340h    four-port Fast Ethernet
  2004.  2400h    ATM adapter
  2005. SeeAlso: #00732
  2006.  
  2007. (Table 00822)
  2008. Values for Datacube Inc. PCI device code:
  2009.  9500h    MAX-LC SuperVGA
  2010.  9501h    MAX-LC image processing
  2011. SeeAlso: #00732
  2012.  
  2013. (Table 00823)
  2014. Values for Vortex Computersysteme GmbH PCI device code:
  2015.  0000h    GDT60x0 SCSI RAID
  2016.  0001h    GDT6000B SCSI RAID
  2017.  0002h    GDT6x10 SCSI RAID
  2018.  0003h    GDT6x20 two-channel SCSI RAID
  2019.  0004h    GDT6530 three-channel SCSI RAID
  2020.  0005h    GDT6550 five-channel SCSI RAID
  2021.  0006h    GDT6x17
  2022.  0007h    GDT6x27
  2023.  0008h    GDT6537
  2024.  0009h    GDT6557
  2025.  000Ah    GDT6x15
  2026.  000Bh    GDT6x25
  2027.  000Ch    GDT6535
  2028.  000Dh    GDT6555
  2029. SeeAlso: #00732
  2030.  
  2031. (Table 00824)
  2032. Values for Efficient Networks, Inc. PCI device code:
  2033.  0000h    155P-MF1 ATM FPGA
  2034.  0002h    ATM ASIC
  2035. SeeAlso: #00732
  2036.  
  2037. (Table 00825)
  2038. Values for FORE Systems PCI device code:
  2039.  0210h    PCA200PC
  2040.  0300h    PCA200E
  2041. SeeAlso: #00732
  2042.  
  2043. (Table 00826)
  2044. Values for Infomedia MicroElectronics PCI device code:
  2045.  0000h    EIDE/HD and IDE/CD-ROM controller
  2046.  000Bh    EIDE/HD and IDE/CD-ROM controller
  2047. SeeAlso: #00732
  2048.  
  2049. (Table 00827)
  2050. Values for Imaging Technology PCI device code:
  2051.  0000h    ICPCI
  2052.  0001h    video frame grabber/processor
  2053. SeeAlso: #00732
  2054.  
  2055. (Table 00828)
  2056. Values for Mercury Computer Systems PCI device code:
  2057.  0001h    Raceway Bridge
  2058. SeeAlso: #00732
  2059.  
  2060. (Table 00829)
  2061. Values for Fuji Xerox Co Ltd. PCI device code:
  2062.  0001h    Printer Controller
  2063. SeeAlso: #00732
  2064.  
  2065. (Table 00830)
  2066. Values for Ziatech Corporation PCI device code:
  2067.  8905h    8905 STD-32 Bridge
  2068. SeeAlso: #00732
  2069.  
  2070. (Table 00831)
  2071. Values for Dynamic Pictures Inc. PCI device code:
  2072.  0001h    VGA-compatible 3D graphics
  2073. SeeAlso: #00732
  2074.  
  2075. (Table 00832)
  2076. Values for Cyclone Microsystems (PLX Technology???) PCI device code:
  2077.  0001h    PLX 9060
  2078.  0911h    PCI 911     i960Jx Intelligent I/O
  2079.  0912h    PCI 912     i960Cx Intelligent I/O
  2080.  0913h    PCI 913     i960Hx Intelligent I/O
  2081. SeeAlso: #00732
  2082.  
  2083. (Table 00833)
  2084. Values for Crest Microsystem PCI device code:
  2085.  0001h    EIDE/ATAPI super adapter
  2086. SeeAlso: #00732
  2087.  
  2088. (Table 00834)
  2089. Values for Alliance Semiconductor Corp. PCI device code:
  2090.  3210h    Pro Motion 3210
  2091.  6410h    GUI Accelerator
  2092.  6412h    GUI Accelerator
  2093.  6420h    GUI Accelerator
  2094.  6422h    Pro Video
  2095.  6424h    GUI Accelerator
  2096.  6426h    GUI Accelerator
  2097. SeeAlso: #00732
  2098.  
  2099. (Table 00835)
  2100. Values for Cincinnati Milacron PCI device code:
  2101.  0001h    Noservo Controller
  2102. SeeAlso: #00732
  2103.  
  2104. (Table 00836)
  2105. Values for Schneider & Koch Co. PCI device code:
  2106.  4000h    FDDI adapter
  2107. SeeAlso: #00732
  2108.  
  2109. (Table 00837)
  2110. Values for VMIC PCI device code:
  2111.  7587h    VME
  2112. SeeAlso: #00732
  2113.  
  2114. (Table 00838)
  2115. Values for Digi International / Stargate PCI device code:
  2116.  0003h    RightSwitch
  2117. SeeAlso: #00732
  2118.  
  2119. (Table 00839)
  2120. Values for Voarx R&D Inc. PCI device code:
  2121.  3011h    Tokenet/vg 1001/10m anylan
  2122.  9050h    Lanfleet/Truevalue
  2123. SeeAlso: #00732
  2124.  
  2125. (Table 00840)
  2126. Values for MuTech PCI device code:
  2127.  0001h    MV1000
  2128. SeeAlso: #00732
  2129.  
  2130. (Table 00841)
  2131. Values for PFU Ltd. PCI device code:
  2132.  0001h    Host Bridge
  2133. SeeAlso: #00732
  2134.  
  2135. (Table 00842)
  2136. Values for Creative Labs (vendor ID 1163h) PCI device code:
  2137.  0001h    3D Blaster
  2138. SeeAlso: #00732
  2139.  
  2140. (Table 00843)
  2141. Values for Imagraph Corporation PCI device code:
  2142.  0001h    Motion JPEG record/play w/ audio
  2143. SeeAlso: #00732
  2144.  
  2145. (Table 00844)
  2146. Values for Alfa Inc. PCI device code:
  2147.  AFA1h    Fast Ethernet
  2148. SeeAlso: #00732
  2149.  
  2150. (Table 00845)
  2151. Values for Matsushita Electronics PCI device code:
  2152.  1592h    ???
  2153. SeeAlso: #00732
  2154.  
  2155. (Table 00846)
  2156. Values for Corollary Inc. PCI device code:
  2157.  0014h    PCIB  C-bus II to PCI bridge chip
  2158. SeeAlso: #00732
  2159.  
  2160. (Table 00847)
  2161. Values for BitFlow Inc. PCI device code:
  2162.  0001h    Raptor-PCI frame grabber
  2163. SeeAlso: #00732
  2164.  
  2165. (Table 00848)
  2166. Values for Artop Electric PCI device code:
  2167.  0001h    IDE controller
  2168.  0002h    IDE controller
  2169.  0003h    SCSI-2 cache controller
  2170.  0004h    ATP8400 ASIC cache accelerator
  2171.  8001h    SCSI-2 cache controller
  2172.  8002h    SCSI-2 controller
  2173. SeeAlso: #00732
  2174.  
  2175. (Table 00849)
  2176. Values for Zeitnet Inc. PCI device code:
  2177.  0001h    Zeitnet 1221
  2178.  0002h    Zeitnet 1225
  2179. SeeAlso: #00732
  2180.  
  2181. (Table 00850)
  2182. Values for InnoSys Inc. PCI device code:
  2183.  4240h    AMCC S5933Q Intelligent Serial Card
  2184. SeeAlso: #00732
  2185.  
  2186. (Table 00851)
  2187. Values for Galileo Technology PCI device code:
  2188.  0146h    GT-64010 System Controller for R46xx CPU
  2189.  4801h    GT-48001 8-port switched Ethernet ctrlr
  2190. SeeAlso: #00732
  2191.  
  2192. (Table 00852)
  2193. Values for V3 Semiconductor Inc. PCI device code:
  2194.  0292h    V292PBC     Am29030/40 Bridge
  2195.  0960h    V96xPBC     i960 Bridge
  2196.  C960h    V96DPC     i960 dual PCI Bridge
  2197. SeeAlso: #00732
  2198.  
  2199. (Table 00853)
  2200. Values for Pathlight Technology PCI device code:
  2201.  C0EDh    SSA Controller
  2202. SeeAlso: #00732
  2203.  
  2204. (Table 00854)
  2205. Values for Dolphin Interconnect Solutions PCI device code:
  2206.  0658h    PSB  PCI-SCI Bridge
  2207. SeeAlso: #00732
  2208.  
  2209. (Table 00855)
  2210. Values for Specialix Research Ltd. PCI device code:
  2211.  2000h    PCI-9050 Target Interface
  2212.  4000h    Specialix XIO (SUPI-1 Target Interface)
  2213.  8000h    Specialix RIO (T255 Bridge)
  2214. SeeAlso: #00732
  2215.  
  2216. (Table 00856)
  2217. Values for Compex USA, Inc. PCI device code:
  2218.  1401h    ReadyLINK RL2000 10MBit NIC
  2219. SeeAlso: #00732
  2220.  
  2221. (Table 00857)
  2222. Values for PMC-Sierra Inc. PCI device code:
  2223.  7375h    PM7375 LASAR-155 ATM SAR
  2224. SeeAlso: #00732
  2225.  
  2226. (Table 00858)
  2227. Values for RP PCI device code:
  2228.  0001h    RP8OCTA
  2229.  0002h    RP8INTF
  2230.  0003h    RP16INTF
  2231.  0004h    RP32INTF
  2232. SeeAlso: #00732
  2233.  
  2234. (Table 00859)
  2235. Values for Cyclades PCI device code:
  2236.  0100h    Cyclom Y Lo multiport serial card
  2237.  0101h    Cyclom Y Hi
  2238.  0200h    Cyclom Z Lo multiport serial card
  2239.  0201h    Cyclom Z Hi
  2240. SeeAlso: #00732
  2241.  
  2242. (Table 00860)
  2243. Values for Ariel Corporation PCI device code:
  2244.  1220h    AMCC 5933  TMS320C80 DSP/Imaging Board
  2245. SeeAlso: #00732
  2246.  
  2247. (Table 00861)
  2248. Values for Harris Semiconductor PCI device code:
  2249.  8130h    HMP8130 NTSC/PAL Video Decoder
  2250.  8131h    HMP8131 NTSC/PAL Video Decoder
  2251. SeeAlso: #00732
  2252.  
  2253. (Table 00862)
  2254. Values for Ensoniq PCI device code:
  2255.  1371h    AudioPCI-97 ES1371
  2256.  5000h    AudioPCI ES1370
  2257. SeeAlso: #00732
  2258.  
  2259. (Table 00863)
  2260. Values for Picture Elements PCI device code:
  2261.  0081h    PCIVST    PCI Thresholding Engine
  2262. SeeAlso: #00732
  2263.  
  2264. (Table 00864)
  2265. Values for Symphony PCI device code:
  2266.  0001h    Symphony 82C101 IDE controller
  2267. SeeAlso: #00732
  2268.  
  2269. (Table 00865)
  2270. Values for TekRAM PCI device code:
  2271.  DC29h    DC290 / DC290M EIDE controller
  2272. SeeAlso: #00732
  2273.  
  2274. (Table 00866)
  2275. Values for 3DLabs PCI device code:
  2276.  0004h    3C0SX GUI Accelerator
  2277. SeeAlso: #00732
  2278.  
  2279. (Table 00867)
  2280. Values for Avance Logic, Inc. PCI device code:
  2281.  2301h    AVL2301 GUI Accelerator
  2282.  2303h    AVG2302 GUI Accelerator
  2283. SeeAlso: #00732
  2284.  
  2285. (Table 00868)
  2286. Values for 4942h PCI device code:
  2287.  4C4Ch    ??? (Ensoniq AudioPCI ES1370 subsystem)
  2288. SeeAlso: #00732
  2289.  
  2290. (Table 00869)
  2291. Values for BusLogic Inc. PCI device code:
  2292.  3080h    ??? SCSI-ti
  2293.  4010h    ??? Fast-Wide SCSI-2
  2294. SeeAlso: #00732
  2295.  
  2296. (Table 00870)
  2297. Values for S3 PCI device code:
  2298.  5631h    86C325 ViRGE 3D GUI Accelerator
  2299.  8800h    Vision 866
  2300.  8801h    Vision 964
  2301.  8810h    S3 Trio32
  2302.  8811h    S3 Trio64, or Trio64V+
  2303.  8812h    S3 Trio64UV+
  2304.  8813h    S3 Trio64? v3
  2305.  883Dh    S3 ViRGE/VX
  2306.  888xh    S3 868
  2307.  88Bxh    S3 928
  2308.  88C0h    S3 864-1
  2309.  88C1h    S3 864-2
  2310.  88C2h    S3 864-3
  2311.  88C3h    S3 864-4
  2312.  88D0h    S3 964-1
  2313.  88D1h    S3 964-2
  2314.  88D2h    S3 964-3
  2315.  88D3h    S3 964-4
  2316.  88F0h    S3 968
  2317.  88F1h    S3 968-2
  2318.  88F2h    S3 968-3
  2319.  88F3h    S3 968-3
  2320.  8900h    S3 Trio64 V2/DX GUI Accelerator
  2321.  8901h    S3 775 Trio64V2
  2322.  8902h    S3 PLATO/PX
  2323.  8A01h    S3 ViRGE/DX or ViRGE/GX
  2324.  8A10h    ???
  2325.  8C00h    ???
  2326.  8C01h    ???
  2327. SeeAlso: #00732,#00873
  2328.  
  2329. (Table 00871)
  2330. Values for c't Magazin für Computer PCI device code:
  2331.  6773h    GPPCI  PCI interface
  2332. SeeAlso: #00732
  2333.  
  2334. (Table 00872)
  2335. Values for Quancom Electronic PCI device code:
  2336.  0010h    PCI-WDOG1 Watchdog
  2337.  0011h    PWDOG2 Watchdog2/PCI
  2338. SeeAlso: #00732
  2339.  
  2340. (Table 00873)
  2341. Values for Intel PCI device code:
  2342.  0482h    82375EB/SB PCI-EISA Bridge (see #01054)
  2343.  0483h    82424 Cache Controller (see #01063)
  2344.  0484h    82378/82379 Bus Interface (Mercury/Saturn/Neptune chipsets) (see #01064)
  2345.  0486h    82425EX/82430
  2346.  04A3h    82434 LX (Mercury) / NX (Neptune) (see #01055)
  2347.  0960h    i960 RP Microprocessor/Bridge
  2348.  1221h    82092AA PCMCIA Bridge
  2349.  1222h    82092AA IDE Controller
  2350.  1223h    Intel SAA7116
  2351.  1226h    82596
  2352.  1227h    82865
  2353.  1228h    EtherExpress Pro/100 Smart
  2354.  1229h    82557 Fast Ethernet (see #01227)
  2355.  122Dh    82437FX (Triton)
  2356.  122Eh    82371FB ISA Bridge (Triton)
  2357.  1230h    82338 IDE controller / 82371FB IDE function (Triton)
  2358.  1234h    82371MX (see #01168)
  2359.  1235h    82437MX
  2360.  1237h    82441FX (see #01229)
  2361.  1239h    82371FB IDE Interface (Triton)
  2362.  123Ch    82380AB Mobile PCI-to-ISA Bridge (see #01090)
  2363.  124Bh    82380FB Mobile PCI-to-PCI Bridge (see #04069)
  2364.  1250h    82439HX (430HX chipset) (see #01098)
  2365.  1960h    80960RP i960RP Microprocessor
  2366.  7000h    82371SB ISA Bridge (see #01167)
  2367.  7010h    82371SB IDE controller (see #01214)
  2368.  7020h    82371SB (see #01215)
  2369.  7030h    82437VX (430VX chipset) (see #01108)
  2370.  7100h    82439TX (430TX chipset) (see #01099)
  2371.  7110h    82371AB PIIX4 ISA Bridge (see #01100)
  2372.  7111h    82371AB PIIX4 Ultra DMA IDE Controller (see #01103)
  2373.  7112h    82371AB PIIX4 USB Controller (see #01104)
  2374.  7113h    82371AB PIIX4 Power Management Controller (see #01105)
  2375.  7180h    82443LX/EX 440LX/EX Host-PCI Bridge (see #01129)
  2376.  7181h    82443LX/EX 440LX/EX AGP device (see #01130)
  2377.  7190h    82443BX 440BX PCI-Host Bridge (AGP Enabled) (see #01142)
  2378.  7191h    82443BX 440BX PCI-PCI Bridge (see #01143)
  2379.  7192h    82443BX 440BX PCI-Host Bridge (AGP Disabled) (see #01142)
  2380.  71A0h    82443GX Host Bridge/Controller (AGP enabled)
  2381.  71A1h    82443GX AGP Controller
  2382.  71A2h    82443GX Host Bridge/Controller (AGP disabled)
  2383.  84C4h    82450KX/GX PCI Bridge (Orion) (see #01240)
  2384.  84C5h    82450KX/GX Memory Ctrlr (Orion)
  2385.  84CAh    82451NX (450NX) Memory & I/O Controller (MIOC)
  2386.  84CBh    82454NX (450NX) PCI Expansion Bridge (PXB)
  2387. SeeAlso: #00732,#00870
  2388.  
  2389. (Table 00874)
  2390. Values for Trigem Computer PCI device code:
  2391.  2008h    video assistant
  2392. SeeAlso: #00732
  2393.  
  2394. (Table 00875)
  2395. Values for Adaptec PCI device code:
  2396.  1078h    AIC-7810C RAID Coprocessor
  2397.  5078h    x940 Fast-Wide SCSI-II Ctrlr
  2398.  5578h    AHA-2830P SCSI Controller
  2399.  7078h    AHA-294x/AIC-7870P Fast-Wide SCSI-II
  2400.  7178h    AHA-2940 Fast-Wide SCSI-II
  2401.  7278h    x940 two-channel Fast-Wide SCSI
  2402.  7378h    AHA-3985 4-channel RAID SCSI
  2403.  7478h    AHA-2944 SCSI
  2404.  7810h    AIC-7810 memory control IC
  2405.  7850h    AIC-7850 SCSI IC (see #01241)
  2406.  7855h    AHA-2930 SCSI
  2407.  7870h    AIC-7870 SCSI IC
  2408.  7871h    AHA-2940
  2409.  7872h    AHA-3940
  2410.  7873h    AHA-3980
  2411.  7874h    AHA-2944 Differential SCSI
  2412.  7880h    AIC-7880 Fast-20 SCSI
  2413.  8078h    Adaptec 7880
  2414.  8178h    Adaptec 2940UW
  2415.  8278h    AHA-3940U/UW
  2416.  8378h    Adaptec 7883
  2417.  8478h    Adaptec 7884
  2418. SeeAlso: #00732
  2419.  
  2420. (Table 00876)
  2421. Values for Atronics PCI device code:
  2422.  2015h    Atronics 2015
  2423. SeeAlso: #00732
  2424.  
  2425. (Table 00877)
  2426. Values for Ark Logic Inc. PCI device code:
  2427.  A091h    ARK 1000PV ??? Stingray
  2428.  A099h    ARK 2000PV ??? Stingray
  2429.  A0A1h    ark2000mt 64-bit GUI Accel w/DCI
  2430. SeeAlso: #00732
  2431. --------X-1AB103-----------------------------
  2432. INT 1A - PCI BIOS v2.0c+ - FIND PCI CLASS CODE
  2433.     AX = B103h
  2434.     ECX = class code (see also #F0085,#00878)
  2435.         bits 31-24 unused
  2436.         bits 23-16 class
  2437.         bits 15-8  subclass
  2438.         bits 7-0   programming interface
  2439.     SI = device index (0-n)
  2440. Return: CF clear if successful
  2441.     CF set on error
  2442.     AH = status (00h,86h) (see #00729)
  2443.         00h successful
  2444.         BH = bus number
  2445.         BL = device/function number (bits 7-3 device, bits 2-0 func)
  2446.         86h device not found
  2447.     EAX, EBX, ECX, and EDX may be modified
  2448.     all other flags (except IF) may be modified
  2449. Notes:    this function may require up to 1024 byte of stack; it will not enable
  2450.       interrupts if they were disabled before making the call
  2451.     the meanings of BL and BH on return were exchanged between the initial
  2452.       drafts of the specification and final implementation
  2453.     all devices sharing the same Class Code may be enumerated by
  2454.       incrementing SI from 0 until error 86h is returned
  2455. SeeAlso: AX=B183h
  2456. --------X-1AB106-----------------------------
  2457. INT 1A - PCI BIOS v2.0c+ - PCI BUS-SPECIFIC OPERATIONS
  2458.     AX = B106h
  2459.     BL = bus number
  2460.     EDX = Special Cycle data
  2461. Return: CF clear if successful
  2462.     CF set on error
  2463.     AH = status (00h,81h) (see #00729)
  2464.     EAX, EBX, ECX, and EDX may be modified
  2465.     all other flags (except IF) may be modified
  2466. Note:    this function may require up to 1024 byte of stack; it will not enable
  2467.       interrupts if they were disabled before making the call
  2468. SeeAlso: AX=B186h,INT 2F/AX=1684h/BX=304Ch
  2469. --------X-1AB108-----------------------------
  2470. INT 1A - PCI BIOS v2.0c+ - READ CONFIGURATION BYTE
  2471.     AX = B108h
  2472.     BH = bus number
  2473.     BL = device/function number (bits 7-3 device, bits 2-0 function)
  2474.     DI = register number (0000h-00FFh) (see #00878)
  2475. Return: CF clear if successful
  2476.         CL = byte read
  2477.     CF set on error
  2478.     AH = status (00h,87h) (see #00729)
  2479.     EAX, EBX, ECX, and EDX may be modified
  2480.     all other flags (except IF) may be modified
  2481. Notes:    this function may require up to 1024 byte of stack; it will not enable
  2482.       interrupts if they were disabled before making the call
  2483.     the meanings of BL and BH on entry were exchanged between the initial
  2484.       drafts of the specification and final implementation
  2485. BUG:    the Award BIOS 4.51PG (dated 05/24/96) incorrectly returns FFh for
  2486.       register 00h if the PCI function number is nonzero
  2487. SeeAlso: AX=B109h,AX=B10Ah,AX=B188h,INT 2F/AX=1684h/BX=304Ch
  2488. --------X-1AB109-----------------------------
  2489. INT 1A - PCI BIOS v2.0c+ - READ CONFIGURATION WORD
  2490.     AX = B109h
  2491.     BH = bus number
  2492.     BL = device/function number (bits 7-3 device, bits 2-0 function)
  2493.     DI = register number (0000h-00FFh, must be multiple of 2) (see #00878)
  2494. Return: CF clear if successful
  2495.         CX = word read
  2496.     CF set on error
  2497.     AH = status (00h,87h) (see #00729)
  2498.     EAX, EBX, ECX, and EDX may be modified
  2499.     all other flags (except IF) may be modified
  2500. Notes:    this function may require up to 1024 byte of stack; it will not enable
  2501.       interrupts if they were disabled before making the call
  2502.     the meanings of BL and BH on entry were exchanged between the initial
  2503.       drafts of the specification and final implementation
  2504. BUG:    the Award BIOS 4.51PG (dated 05/24/96) incorrectly returns FFFFh for
  2505.       register 00h if the PCI function number is nonzero
  2506. SeeAlso: AX=B108h,AX=B10Ah,AX=B189h,INT 2F/AX=1684h/BX=304Ch
  2507. --------X-1AB10A-----------------------------
  2508. INT 1A - PCI BIOS v2.0c+ - READ CONFIGURATION DWORD
  2509.     AX = B10Ah
  2510.     BH = bus number
  2511.     BL = device/function number (bits 7-3 device, bits 2-0 function)
  2512.     DI = register number (0000h-00FFh, must be multiple of 4) (see #00878)
  2513. Return: CF clear if successful
  2514.         ECX = dword read
  2515.     CF set on error
  2516.     AH = status (00h,87h) (see #00729)
  2517.     EAX, EBX, ECX, and EDX may be modified
  2518.     all other flags (except IF) may be modified
  2519. Notes:    this function may require up to 1024 byte of stack; it will not enable
  2520.       interrupts if they were disabled before making the call
  2521.     the meanings of BL and BH on entry were exchanged between the initial
  2522.       drafts of the specification and final implementation
  2523. BUG:    the Award BIOS 4.51PG (dated 05/24/96) incorrectly returns FFFFFFFFh
  2524.       for register 00h if the PCI function number is nonzero
  2525. SeeAlso: AX=B108h,AX=B109h,AX=B10Ah/SF=8086h,AX=B18Ah,INT 2F/AX=1684h/BX=304Ch
  2526.  
  2527. Format of PCI Configuration Data:
  2528. Offset    Size    Description    (Table 00878)
  2529.  00h    WORD    vendor ID (read-only) (see #00732 at AX=B102h)
  2530.         FFFFh returned if requested device non-existent
  2531.  02h    WORD    device ID (read-only)
  2532.  04h    WORD    command register (see #00879)
  2533.  06h    WORD    status register (see #00880)
  2534.  08h    BYTE    revision ID
  2535.  09h  3 BYTEs    class code
  2536.         bits 7-0: programming interface
  2537.         bits 15-8: sub-class
  2538.         bits 23-16: class code (see also #F0085)
  2539.  0Ch    BYTE    cache line size
  2540.  0Dh    BYTE    latency timer
  2541.  0Eh    BYTE    header type
  2542.         bits 6-0: header format
  2543.             00h other
  2544.             01h PCI-to-PCI bridge
  2545.             02h PCI-to-CardBus bridge
  2546.         bit 7: multi-function device
  2547.  0Fh    BYTE    Built-In Self-Test result (see #00881)
  2548. ---header type 00h---
  2549.  10h    DWORD    base address 0 (see #00882)
  2550.         (OpenHCI) base address of host controller registers (see #00902)
  2551.  14h    DWORD    base address 1
  2552.  18h    DWORD    base address 2
  2553.  1Ch    DWORD    base address 3
  2554.  20h    DWORD    base address 4
  2555.  24h    DWORD    base address 5
  2556.  28h    DWORD    CardBus CIS pointer (read-only) (see #00889)
  2557.  2Ch    WORD    subsystem vendor ID or 0000h
  2558.  2Eh    WORD    subsystem ID or 0000h
  2559.  30h    DWORD    expansion ROM base address (see #00883)
  2560.  34h    BYTE    offset of capabilities list within configuration space (R/O)
  2561.         (only valid if status register bit 4 set) (see #00884)
  2562.  35h  3 BYTEs    reserved
  2563.  38h    DWORD    reserved
  2564.  3Ch    BYTE    interrupt line
  2565.         00h = none, 01h = IRQ1 to 0Fh = IRQ15
  2566.  3Dh    BYTE    interrupt pin (read-only)
  2567.         (00h = none, else indicates INTA# to INTD#)
  2568.  3Eh    BYTE    minimum time bus master needs PCI bus ownership, in 250ns units
  2569.         (read-only)
  2570.  3Fh    BYTE    maximum latency, in 250ns units (bus masters only) (read-only)
  2571.  40h 48 DWORDs    varies by device (see #00919,#00920,#01055,#01083)
  2572. ---header type 01h---
  2573.  10h    DWORD    base address 0 (see #00882)
  2574.  14h    DWORD    base address 1
  2575.  18h    BYTE    primary bus number (for bus closer to host processor)
  2576.  19h    BYTE    secondary bus number (for bus further from host processor)
  2577.  1Ah    BYTE    subordinate bus number
  2578.  1Bh    BYTE    secondary latency timer
  2579.  1Ch    BYTE    I/O base (see #00899)
  2580.  1Dh    BYTE    I/O limit (see #00899)
  2581.  1Eh    WORD    secondary status
  2582.  20h    WORD    memory base (see #00900)
  2583.  22h    WORD    memory limit
  2584.  24h    WORD    prefetchable memory base
  2585.  26h    WORD    prefetchable memory limit
  2586.  28h    DWORD    prefetchable base, upper 32 bits
  2587.  2Ch    DWORD    prefetchable limit, upper 32 bits
  2588.  30h    WORD    I/O base, upper 16 bits
  2589.  32h    WORD    I/O limit, upper 16 bits
  2590.  34h    DWORD    reserved
  2591.  38h    DWORD    expansion ROM base address
  2592.  3Ch    BYTE    interrupt line
  2593.  3Dh    BYTE    interrupt pin (read-only)
  2594.  3Eh    WORD    bridge control (see #00901)
  2595.  40h 48 DWORDs    varies by device (see #00919,#00920,#01055,#01083)
  2596. ---header type 02h---
  2597.  10h    DWORD    CardBus Socket/ExCa base address (see #00890)
  2598.         bits 31-12: start address of socket interface register block
  2599.               in 4K blocks
  2600.         bits 11-0: reserved (0)
  2601.  14h    BYTE    offset of capabilities list within configuration space (R/O)
  2602.         (only valid if status register bit 4 set) (see #00884)
  2603.  15h    BYTE    reserved
  2604.  16h    WORD    secondary status
  2605.  18h    BYTE    PCI bus number
  2606.  19h    BYTE    CardBus bus number
  2607.  1Ah    BYTE    subordinate bus number
  2608.  1Bh    BYTE    CardBus latency timer
  2609.  1Ch    DWORD    memory base address 0
  2610.  20h    DWORD    memory limit 0
  2611.  24h    DWORD    memory base address 1
  2612.  28h    DWORD    memory limit 1
  2613.  2Ch    WORD    I/O base address 0
  2614.  2Eh    WORD    I/O base address 0 high word (optional)
  2615.  30h    WORD    I/O limit 0
  2616.  32h    WORD    I/O limit 0 high word (optional)
  2617.  34h    WORD    I/O base address 1
  2618.  36h    WORD    I/O base address 1 high word (optional)
  2619.  38h    WORD    I/O limit 1
  2620.  3Ah    WORD    I/O limit 1 high word (optional)
  2621.  3Ch    BYTE    interrupt line
  2622.  3Dh    BYTE    interrupt pin (read-only) (no interrupt used if 00h)
  2623.  3Eh    WORD    bridge control
  2624.  40h    WORD    subsystem vendor ID
  2625.  42h    WORD    subsystem device ID
  2626.  44h    DWORD    16-bit PC Card legacy mode base address (for accessing ExCa
  2627.           registers)
  2628.  48h 14 DWORDs    reserved
  2629.  80h 32 DWORDs    varies by device (see #00919,#00920,#01055,#01083)
  2630.  
  2631. Bitfields for PCI Configuration Command Register:
  2632. Bit(s)    Description    (Table 00879)
  2633.  0    I/O access enabled
  2634.  1    memory access enabled
  2635.  2    bus master enable
  2636.  3    special cycle recognition enabled
  2637.  4    memory write and invalidate enabled
  2638.  5    VGA palette snoop enabled
  2639.  6    parity error response enabled
  2640.  7    wait cycles enabled
  2641.  8    system error (SERR# line) enabled
  2642.  9    fast back-to-back transactions enabled
  2643.  15-10    reserved
  2644. SeeAlso: #00878,#00880
  2645.  
  2646. Format of PCI Configuration Status Register:
  2647. Bit(s)    Description    (Table 00880)
  2648.  3-0    reserved (0)
  2649.  4    new capabilities list is present (first entry pointed at by byte at
  2650.       34h or 14h)
  2651.  5    capable of running at 66 MHz
  2652.  6    UDF supported
  2653.  7    capable of fast back-to-back transactions
  2654.  8    data parity error reported
  2655.  10-9    device select timing
  2656.     00 fast
  2657.     01 medium
  2658.     10 slow
  2659.     11 reserved
  2660.  11    signaled target abort
  2661.  12    received target abort
  2662.  13    received master abort
  2663.  14    signaled system error (device is asserting SERR# line)
  2664.  15    detected parity error (set even if parity error reporting is disabled)
  2665. Note:    bits 12, 13 and 15 are cleared by writing a 1 into the corresponding
  2666.       bit
  2667. SeeAlso: #00878,#00879
  2668.  
  2669. Bitfields for PCI Configuration Built-In Self-Test register:
  2670. Bit(s)    Description    (Table 00881)
  2671.  3-0    completion code (0000 = successful)
  2672.  5-4    reserved
  2673.  6    start BIST (set to one to start, cleared automatically on completion)
  2674.  7    BIST-capable
  2675. Notes:    this register is hardwired to 00h if no BIST capability
  2676.     software should timeout the BIST after two seconds
  2677. SeeAlso: #00878
  2678.  
  2679. Bitfields for PCI Configuration Base Address:
  2680. Bit(s)    Description    (Table 00882)
  2681.  0    address type (0 = memory space, 1 = I/O space)
  2682. ---memory address---
  2683.  2-1    address type
  2684.     00 anywhere in first 4GB
  2685.     01 below 1MB
  2686.     10 anywhere in 64-bit address space
  2687.     11 reserved
  2688.  3    prefetchable
  2689.  31-4    bits 31-4 of base memory address if addressable in first 1MB or 4GB
  2690.  63-4    bits 63-4 of base memory address if addressable in 64-bit memory
  2691.     (bits 63-32 are stored in the following base address DWORD)
  2692. ---I/O address---
  2693.  1    reserved
  2694.  31-2    bits 31-2 of base I/O port
  2695. SeeAlso: #00878,#00902
  2696.  
  2697. Bitfields for PCI Configuration Expansion ROM Address:
  2698. Bit(s)    Description    (Table 00883)
  2699.  0    address decode enable (ROM address is valid)
  2700.  10-1    reserved
  2701.  31-11    bits 31-11 of ROM's starting physical address
  2702. SeeAlso: #00878
  2703.  
  2704. Format of PCI Capabilities List:
  2705. Offset    Size    Description    (Table 00884)
  2706.  00h    BYTE    capability identifier
  2707.         01h PCI Power Managment
  2708.  01h    BYTE    offset of next item (within configuration space) or 00h
  2709.       N    BYTEs    varies by capability type
  2710. ---PCI Power Management---
  2711.  02h    WORD    power managment capabilities (see #00885) (read-only)
  2712.  04h    WORD    power managment capabilities status register (see #00886)
  2713.  06h    BYTE    PMCSR bridge support extensions (see #00887)
  2714.  07h    BYTE    (optional) read-only data register (see #00888)
  2715. Note:    this information is from the v0.93 draft of the specification and is
  2716.       subject to change
  2717. SeeAlso: #00878,#00880
  2718.  
  2719. Bitfields for PCI Power Management Capabilities:
  2720. Bit(s)    Description    (Table 00885)
  2721.  15    reserved (0)
  2722.  14-12    PME# support
  2723.     bit 12: PME# can be asserted from power state D0
  2724.     bit 13: PME# can be asserted from power state D1
  2725.     bit 14: PME# can be asserted from power state D2
  2726.  11    reserved (0)
  2727.  10    D2 power state supported
  2728.  9    D1 power state supported
  2729.  8    full-speed clock is required in state D0 for proper operation
  2730.     (if clear, device may be run at reduced clock except when actually
  2731.       being accessed)
  2732.  7-6    dynamic clock control support
  2733.     00 not bridge, no dynamic clock control, or secondary bus' clock is
  2734.           is tied to primary bus' clock
  2735.     01 bridge is capable of dynamic clock control
  2736.     10 reserved
  2737.     11 secondary bus has independent clock, but dynamic clock not supported
  2738.  5    device-specific initialization is required
  2739.  4    auxiliary power required for PME# generation
  2740.  3    PCI clock required for PME# generation
  2741.  2-0    specification version
  2742.     001 = v1.0; four bytes of power management registers
  2743. Note:    this information is from the v0.93 draft of the specification and is
  2744.       subject to change
  2745. SeeAlso: #00884,#00886,#00887
  2746.  
  2747. Bitfields for PCI Power Management Capabilities Status Register:
  2748. Bit(s)    Description    (Table 00886)
  2749.  15    PME status: if set, PME# is (or would be) asserted
  2750.     writing a 1 to this bit clears it
  2751.  14-13    (read-only) scale factor to apply to contents of Data register
  2752.     00 unknown (or unimplemented data)
  2753.     01 x0.1
  2754.     10 x0.01
  2755.     11 x0.001
  2756.  12-9    (read-write) data select (see #00888)
  2757.  8    (read-write) enable PME# assertion
  2758.  7-5    reserved (0)
  2759.  4    (read-write) enable dynamic data reporting
  2760.     when set, PME# is asserted whenever the value in the Data register
  2761.       changes significantly
  2762.  3-2    reserved (0)
  2763.  1-0    (read-write) current power state
  2764.     00 = D0
  2765.     ...
  2766.     11 = D3
  2767. Note:    this information is from the v0.93 draft of the specification and is
  2768.       subject to change
  2769. SeeAlso: #00884,#00885,#00887
  2770.  
  2771. Bitfields for PCI Power Management PMCSR bridge support extension:
  2772. Bit(s)    Description    (Table 00887)
  2773.  7    (read-only) Bus Power Control Enable
  2774.  6    (read-only) Bus Power State B3 supported
  2775.  5    (read-only) Bus Power State B2 supported
  2776.  4    dynamic clock control enable
  2777.  3-0    reserved (0)
  2778. Note:    this information is from the v0.93 draft of the specification and is
  2779.       subject to change
  2780. SeeAlso: #00884,#00885,#00886
  2781.  
  2782. (Table 00888)
  2783. Values for PCI Power Management Data Select:
  2784.  00h    D0-state power consumed in watts (+20%/-10%)
  2785.  01h    D1-state power consumed in watts (+20%/-10%)
  2786.  02h    D2-state power consumed in watts (+20%/-10%)
  2787.  03h    D3-state power consumed in watts (+20%/-10%)
  2788.  04h    D0-state power dissipated into chassis in watts
  2789.  05h    D1-state power dissipated into chassis in watts
  2790.  06h    D2-state power dissipated into chassis in watts
  2791.  07h    D3-state power dissipated into chassis in watts
  2792.  08h-0Fh reserved
  2793. SeeAlso: #00886
  2794.  
  2795. Bitfields for PCI Configuration CardBus CIS Pointer:
  2796. Bit(s)    Description    (Table 00889)
  2797.  2-0    address space
  2798.     000 in device's device-specific configuration space
  2799.     001 in memory pointed to by base address register 0
  2800.     ...
  2801.     110 in memory pointed to by base address register 5
  2802.     111 in device's expansion ROM
  2803.  27-3    offset within address space defined by bits 2-0
  2804.  31-28    ROM image number (when address space is expansion ROM)
  2805. SeeAlso: #00878
  2806.  
  2807. Format of CardBus Socket/ExCA socket interface register space:
  2808. Offset    Size    Description    (Table 00890)
  2809.  00h    DWORD    Socket Event Register (see #00892)
  2810.  04h    DWORD    Socket Mask Register (see #00893)
  2811.  08h    DWORD    Socket Present State Register (see #00894)
  2812.  0Ch    DWORD    Socket Force Event Register (see #00895)
  2813.  10h    DWORD    Socket Control Register (see #00896)
  2814.  14h  3 DWORDs    reserved
  2815.  20h    DWORD    Socket Power Management Register
  2816.  90h    BYTE    (TI PCI1130) Retry Status Register
  2817.  91h    BYTE    (TI PCI1130) Card Control Register (see #00897)
  2818.  92h    BYTE    (TI PCI1130) Device Control Register (see #00898)
  2819.  93h    BYTE    (TI PCI1130) Buffer Control Register
  2820. 800h 64+ BYTEs    ExCa Socket Interface Registers (see #00891)
  2821.  
  2822. Format of ExCa memory-mapped registers:
  2823. Offset    Size    Description    (Table 00891)
  2824.  00h    BYTE    identification and revision register
  2825.  01h    BYTE    interface status register
  2826.  02h    BYTE    power control register
  2827.  03h    BYTE    interrupt and general control
  2828.  04h    BYTE    card status change
  2829.  05h    BYTE    card status change interrupt configuration
  2830.  06h    BYTE    address window enable
  2831.  07h    BYTE    I/O window control register
  2832.  08h    WORD    I/O window 0 start address
  2833.  0Ah    WORD    I/O window 0 end address
  2834.  0Ch    WORD    I/O window 1 start address
  2835.  0Eh    WORD    I/O window 1 end address
  2836.  10h    WORD    memory window 0 start address
  2837.  12h    WORD    memory window 0 end address
  2838.  14h    WORD    memory window 0 offset address
  2839.  16h  2 BYTEs    user-defined
  2840.  18h    WORD    memory window 1 start address
  2841.  1Ah    WORD    memory window 1 end address
  2842.  1Ch    WORD    memory window 1 offset address
  2843.  1Eh    BYTE    user-defined
  2844.  1Fh    BYTE    reserved
  2845.  20h    WORD    memory window 2 start address
  2846.  22h    WORD    memory window 2 end address
  2847.  24h    WORD    memory window 2 offset address
  2848.  26h  2 BYTEs    user-defined
  2849.  28h    WORD    memory window 3 start address
  2850.  2Ah    WORD    memory window 3 end address
  2851.  2Ch    WORD    memory window 3 offset address
  2852.  2Eh  2 BYTEs    user-defined
  2853.  30h    WORD    memory window 4 start address
  2854.  32h    WORD    memory window 4 end address
  2855.  34h    WORD    memory window 4 offset address
  2856.  36h 10 BYTEs    user-defined
  2857. ---optional---
  2858.  40h    BYTE    memory window 0 start address high byte
  2859.  41h    BYTE    memory window 1 start address high byte
  2860.  42h    BYTE    memory window 2 start address high byte
  2861.  43h    BYTE    memory window 3 start address high byte
  2862.  44h    BYTE    memory window 4 start address high byte
  2863.  45h-7FFh    user-defined
  2864. SeeAlso: #00890
  2865.  
  2866. Bitfields for CardBus Socket Event Register:
  2867. Bit(s)    Description    (Table 00892)
  2868.  0    CSTSCHG pin asserted (status change)
  2869.  1    CCD1# (card detect 1) changed state
  2870.  2    CCD2# (card detect 2) changed state
  2871.  3    interface power cycle completed
  2872. 31-4    reserved (0)
  2873. Note:    the bits in this register are set by the bridge, and cleared by writing
  2874.       a one into the bits one wishes to clear
  2875. SeeAlso: #00890,#00893,#00895
  2876.  
  2877. Bitfields for CardBus Socket Event Mask Register:
  2878. Bit(s)    Description    (Table 00893)
  2879.  0    write-protect (enable status-change interrupt on WriteProtect switch)
  2880.  1    ready mask (allow status-change interrupt on Ready line change)
  2881.  3-2    battery condition (allow status-change int on battery-condition change)
  2882.  4    general wakeup enabled
  2883.  5    binary audio mode enabled on CAUDIO pin
  2884.  6    Pulse Width Modulation enabled on CAUDIO pin
  2885.     (CAUDIO state undefined if both bits 5 and 6 set)
  2886.  13-7    reserved (0)
  2887.  14    Wakeup mask (enable wakeup events via status-change pin)
  2888.  15    enable card interrupts via CINT# pin and wakeup events
  2889.  31-16    reserved
  2890. SeeAlso: #00890,#00892,#00894
  2891.  
  2892. Bitfields for CardBus Socket Present State Register:
  2893. Bit(s)    Description    (Table 00894)
  2894.  0    CSTSCHG pin asserted (status change)
  2895.  1    CCD1# (card detect 1) changed state
  2896.  2    CCD2# (card detect 2) changed state
  2897.  3    interface power cycle completed
  2898.  4    16-bit PC card inserted
  2899.  5    CardBus card inserted
  2900.  6    card's interrupt pin asserted
  2901.  7    card inserted but type can not be determined
  2902.  8    data may have been lost due to abrupt card removal
  2903.  9    attempted to apply Vcc voltage not supported by the card
  2904.  10    card can accept Vcc = 5.0 volts
  2905.  11    card can accept Vcc = 3.3 volts
  2906.  12    card can accept Vcc = X.X volts
  2907.  13    card can accept Vcc = Y.Y volts
  2908.  27-14    reserved (0)
  2909.  28    socket can accept Vcc = 5.0 volts
  2910.  29    socket can accept Vcc = 3.3 volts
  2911.  30    socket can accept Vcc = X.X volts
  2912.  31    socket can accept Vcc = Y.Y volts
  2913. Note:    bits 0-3 may be cleared by writing a 1 into the respective bits
  2914. SeeAlso: #00890,#00892,#00893,#00896
  2915.  
  2916. Bitfields for CardBus Socket Force Event Register:
  2917. Bit(s)    Description    (Table 00895)
  2918.  0    write-protect
  2919.  1    ready
  2920.  2    battery voltage detect 2
  2921.  3    battery voltage detect 1
  2922.  4    general wakeup
  2923.  14-5    reserved (0)
  2924.  15    enable card interrupts via CINT# pin
  2925.  31-16    reserved
  2926. Note:    this register can simulate events by forcing the values of some of the
  2927.       bits in the Event Mask Register; any bit of this register which is
  2928.       set to 1 forces the corresponding bit in the Mask Register to 1,
  2929.       while bits set to 0 leave the corresponding bit unchanged
  2930. SeeAlso: #00890,#00892,#00896
  2931.  
  2932. Bitfields for CardBus Socket Control Register:
  2933. Bit(s)    Description    (Table 00896)
  2934.  2-0    Vpp control
  2935.     000 power off
  2936.     001 12.0 Volts
  2937.     010 5.0 Volts
  2938.     011 3.3 Volts
  2939.     100 reserved (X.X Volts)
  2940.     101 reserved (Y.Y Volts)
  2941.     110 reserved
  2942.     111 reserved
  2943.  3    reserved (0)
  2944.  6-4    Vcc control (as for Vpp, but 12.0V not supported)
  2945.  31-7    reserved (0)
  2946. SeeAlso: #00890,#00893,#00895
  2947.  
  2948. Bitfields for TI PCI1130 Card Control Register:
  2949. Bit(s)    Description    (Table 00897)
  2950.  0    interrupt pending
  2951.  1    speaker output enabled
  2952.  2    reserved
  2953.  3    enable status-change interrupt routing (to INTA# for socket A, INTB#
  2954.       for socket B)
  2955.  4    function interrupt routed to corresponding PCI interrupt pin
  2956.  5    PCI interrupts enabled
  2957.  6    ZOOM video mode enabled
  2958.  7    Ring Indicator enabled on IRQ15/RI_OUT pin
  2959. SeeAlso: #00890,#00898
  2960.  
  2961. Bitfields for TI PCI1130 Device Control Register:
  2962. Bit(s)    Description    (Table 00898)
  2963.  0    reserved (0)
  2964.  2-1    interrupt mode enable
  2965.     00 no interrupt
  2966.     01 ISA mode (direct IRQ routing)
  2967.     10 serialized interrupt mode
  2968.     11 reserved
  2969.  4-3    reserved
  2970.  5    3volt Socket Capable force bit
  2971.  6    5volt Socket Capable force bit
  2972.  7    reserved
  2973. SeeAlso: #00890,#00897
  2974.  
  2975. Bitfields for PCI Configuration I/O base and limit:
  2976. Bit(s)    Description    (Table 00899)
  2977.  3-0    (read-only) address decoding type
  2978.     0000 16-bit
  2979.     0001 32-bit
  2980.     other reserved
  2981.  7-4    bits 15-12 of I/O address range
  2982. SeeAlso: #00878,#00900
  2983.  
  2984. Bitfields for PCI Configuration memory base and limit:
  2985. Bit(s)    Description    (Table 00900)
  2986.  3-0    address decode type
  2987.     0000 32-bit address decoder
  2988.     0001 64-bit address decoder
  2989.     other reserved
  2990.  15-4    bits 31-20 of memory address range
  2991. SeeAlso: #00878,#00899
  2992.  
  2993. Bitfields for PCI Configuration Bridge Control Register:
  2994. Bit(s)    Description    (Table 00901)
  2995.  7    enable fast back-to-back cycles on secondary bus
  2996.  6    reset secondary bus
  2997.  5    master abort mode on secondary bus
  2998.  4    reserved
  2999.  3    VGA enable (when set, forward VGA memory and I/O ranges to seconary
  3000.       bus)
  3001.  2    ISA enable
  3002.  1    reserved
  3003.  0    enable parity error response
  3004. SeeAlso: #00878,#01131
  3005.  
  3006. Format of OpenHCI Host Controller memory-mapped registers:
  3007. Offset    Size    Description    (Table 00902)
  3008.  00h    DWORD    "HcRevision"        OpenHCI revision (see #00903)
  3009.  04h    DWORD    "HcControl"        HC operating modes (see #00904)
  3010.  08h    DWORD    "HcCommandStatus"    command/status (see #00905)
  3011.  0Ch    DWORD    "HcInterruptStatus"    interrupt status (see #00906)
  3012.  10h    DWORD    "HcInterruptEnable"    enable interrupts (see #00907)
  3013.  14h    DWORD    "HcInterruptDisable"    disable interrupts (see #00907)
  3014.  18h    DWORD    "HcHCCA"        HC Communications Area (see #00908)
  3015.  1Ch    DWORD    "HcPeriodCurrentED"    Endpoint Descriptor addr (see #00909)
  3016.  20h    DWORD    "HcControlHeadED"    Control Endpoint Descriptor (see #00910)
  3017.  24h    DWORD    "HcControlCurrentED"    Control Endpoint Descriptor (see #00910)
  3018.  28h    DWORD    "HcBulkHeadED"        Bulk Endpoint Descriptor (see #00911)
  3019.  2Ch    DWORD    "HcBulkCurrentED"    Bulk Endpoint Descriptor (see #00911)
  3020.  30h    DWORD    "HcDoneHead"        last completed Xfer Descr. (see #00912)
  3021.  34h    DWORD    "HcFmInterval"        Frame bit-time interval (see #00913)
  3022.  38h    DWORD    "HcFmRemaining"        bit time remaining in Frame (see #00914)
  3023.  3Ch    DWORD    "HcFmNumber"        Frame Number (bits 15-0)
  3024.  40h    DWORD    "HcPeriodicStart"    earliest time to start periodic list
  3025.                     (bits 13-0)
  3026.  44h    DWORD    "HcLSThreshold"        threshold for Low Speed transaction
  3027.                     (bits 11-0)
  3028.  48h    DWORD    "HcRhDescriptorA"    Root Hub Descriptor A (see #00915)
  3029.  4Ch    DWORD    "HcRhDescriptorB"    Root Hub Descriptor B (see #00916)
  3030.  50h    DWORD    "HcRhStatus"        Root Hub status (see #00917)
  3031.  54h  N DWORDs    "HCRhPortStatus[1-N]"    Root Hub port status N (see #00918)
  3032. Note:    OpenHCI reserves a full 4K page of the systems address space for its
  3033.       memory-mapped registers
  3034. SeeAlso: #00878,#00882,#F0085,#00966
  3035.  
  3036. Bitfields for OpenHCI "HcRevision" register:
  3037. Bit(s)    Description    (Table 00903)
  3038.  31-8    reserved
  3039.  7-0    BCD OpenHCI specification number (10h = 1.0, 11h = 1.1)
  3040. Note:    this register is read-only
  3041. SeeAlso: #00902,#00904
  3042.  
  3043. Bitfields for OpenHCI "HcControl" register:
  3044. Bit(s)    Description    (Table 00904)
  3045.  31-11    reserved
  3046.  10    RWE    enable Remote Wakeup feature
  3047.  9    RWC    controller supports Remote Wakeup signalling
  3048.  8    IR    Interrupt Routing
  3049.         0 normal host bus interrupt
  3050.         1 System Managment Interrupt
  3051.  7-6    HCFS    USB Host Controller Functional State
  3052.         00 USBReset
  3053.         01 USBResume
  3054.         10 USBOperational
  3055.         11 USBSuspend
  3056.  5    BLE    enable Bulk List processing in next frame
  3057.  4    CLE    enable Control List processing in next frame
  3058.  3    IE    enable Isochronous ED processing
  3059.  2    PLE    enable processing of Periodic List in next frame
  3060.  1-0    CBSR    Control Bulk Service Ratio
  3061.         00  1:1 Control EDs:Bulk EDs served
  3062.         01  2:1
  3063.         10  3:1
  3064.         11  4:1
  3065. SeeAlso: #00902,#00903,#00905
  3066.  
  3067. Bitfields for OpenHCI "HcCommandStatus" register:
  3068. Bit(s)    Description    (Table 00905)
  3069.  31-18    reserved
  3070.  17-16    SOC    scheduling-overrun count
  3071.  15-4    reserved
  3072.  3    OCR    ownership change request is pending
  3073.  2    BLF    bulk list contains TDs
  3074.  1    CLF    control list contains TDs
  3075.  0    HCR    host controller software reset
  3076. Note:    writing a 1 bit sets the corresponding bit, while a 0 bit leaves the
  3077.       corresponding bit unchanged
  3078. SeeAlso: #00902,#00903,#00906
  3079.  
  3080. Bitfields for OpenHCI "HcInterruptStatus" register:
  3081. Bit(s)    Description    (Table 00906)
  3082.  31    reserved (0)
  3083.  30    OC    ownership change
  3084.  29-7    reserved
  3085.  6    RHSC    Root Hub status changed
  3086.  5    FNO    frame number overflowed
  3087.  4    UE    unrecoverable error
  3088.  3    RD    resume detected
  3089.  2    SF    start of frame
  3090.  1    WDH    writeback done
  3091.  0    SO    scheduling overrun
  3092. Note:    writing a 1 bit clears the corresponding bit of the register
  3093. SeeAlso: #00902,#00903,#00905,#00907
  3094.  
  3095. Bitfields for OpenHCI "HcInterruptEnable" and "HcInterruptDisable" registers:
  3096. Bit(s)    Description    (Table 00907)
  3097.  31    MIE    master interrupt enable
  3098.  30    OC    ownership change
  3099.  29-7    reserved
  3100.  6    RHSC    Root Hub status change
  3101.  5    FNO    frame number overflow
  3102.  4    UE    unrecoverable error
  3103.  3    RD    Resume Detect
  3104.  2    SF    start of frame
  3105.  1    WDH    HcDoneHead writeback
  3106.  0    SO    scheduling overrun
  3107. Note:    writing a 1 bit to HcInterruptEnable enables the corresponding
  3108.       interrupt, while writing a 1 bit to HcInterruptDisable disables it;
  3109.       zero bits are ignored.  On reading, both registers return the
  3110.       same value, which reflects the currently enabled interrupts
  3111. SeeAlso: #00902
  3112.  
  3113. Bitfields for OpenHCI "HcHCCA" register:
  3114. Bit(s)    Description    (Table 00908)
  3115.  31-8    physical address of Host Controller Communications Area (bits 31-8)
  3116.  7-0    reserved (0)
  3117. Note:    the required alignment for the HCCA may be determined by writing
  3118.       FFFFFFFFh to this register and determining the number of low-order
  3119.       zero bits
  3120. SeeAlso: #00902,#00909,#00910
  3121.  
  3122. Bitfields for OpenHCI "HcPeriodCurrentED" register:
  3123. Bit(s)    Description    (Table 00909)
  3124.  31-4    physical address of current Isochronous/Interrupt Endpoint Descriptor
  3125.       (bits 31-4)
  3126.  3-0    reserved (0)
  3127. SeeAlso: #00902,#00908,#00910
  3128.  
  3129. Bitfields for OpenHCI "HcControlHeadED"/"HcControlCurrentED" register:
  3130. Bit(s)    Description    (Table 00910)
  3131.  31-4    physical address of first/current Endpoint Descriptor (bits 31-4)
  3132.  3-0    reserved (0)
  3133. Note:    HcControlCurrentED is set to 0000000h to indicate the end of the
  3134.       Control list
  3135. SeeAlso: #00902,#00908,#00909
  3136.  
  3137. Bitfields for OpenHCI "HcBulkHeadED"/"HcBulkCurrentED" register:
  3138. Bit(s)    Description    (Table 00911)
  3139.  31-4    physical address of first/current Endpoint Descriptor in the Bulk
  3140.       list (bits 31-4)
  3141.  3-0    reserved (0)
  3142. Note:    HcBulkCurrentED is set to 0000000h to indicate the end of the Bulk
  3143.       list
  3144. SeeAlso: #00902,#00908,#00910
  3145.  
  3146. Bitfields for OpenHCI "HcDoneHead" register:
  3147. Bit(s)    Description    (Table 00912)
  3148.  31-4    physical address of most-recently completed Transfer Descriptor added
  3149.       to the Done queue (bits 31-4)
  3150.  3-0    reserved (0)
  3151. SeeAlso: #00902,#00909,#00911
  3152.  
  3153. Bitfields for OpenHCI "HcFmInterval" register:
  3154. Bit(s)    Description    (Table 00913)
  3155.  31    "FIT"    toggled each time a new value is loaded into bits 13-0
  3156.  30-16    "FSMPS"    largest data packet in bits
  3157.  15-14    reserved
  3158.  13-0    "FI"    Frame Interval (between to consecutive SOFs)
  3159. SeeAlso: #00902,#00914
  3160.  
  3161. Bitfields for OpenHCI "HcFmRemaining" register:
  3162. Bit(s)    Description    (Table 00914)
  3163.  31    "FRT"    loaded from bit 31 of HcFmInterval whenever FR reaches 0
  3164.  30-14    reserved
  3165.  13-0    "FR"    FrameRemaining -- bits times left in current frame
  3166. SeeAlso: #00902,#00913
  3167.  
  3168. Bitfields for OpenHCI "HcRhDescriptorA" register:
  3169. Bit(s)    Description    (Table 00915)
  3170.  31-24    "POTPGT" power-on to power-good time in 2ms units
  3171.  23-13    reserved
  3172.  12    "NOCP"    no over-current protection supported
  3173.  11    "OCPM"    over-current status reported per-port
  3174.  10    "DT"    device type - is root hub compound device?
  3175.  9    "NPS"    NoPowerSwitching -- ports are always powered up
  3176.  8    "PSM"    power-switching mode -- if set, each port powered individually
  3177.  7-0    "NDP"    number of downstream ports
  3178. SeeAlso: #00902,#00916,#00917
  3179.  
  3180. Bitfields for OpenHCI "HcRhDescriptorB" register:
  3181. Bit(s)    Description    (Table 00916)
  3182.  31-16    "PPCM"    PortPowerControlMask -- bitmask of ports NOT affected by global
  3183.           power control (bit 16 [port #0] is reserved)
  3184.  15-0    "DR"    DeviceRemovable -- bitmap of removable devices
  3185. SeeAlso: #00902,#00915,#00917
  3186.  
  3187. Bitfields for OpenHCI "HcRhStatus" register:
  3188. Bit(s)    Description    (Table 00917)
  3189.  31    "CRWE"    Clear Remote Wakeup Enable
  3190.         write 1 to disable remote wakeup (writes of 0 ignored)
  3191.  30-18    reserved
  3192.  17    "OCIC"    OverCurrent Indicator Change
  3193.         write 1 to clear
  3194.  16   R    "LPSC"    Local Power Status Change
  3195.       W        Set Global Power mode (write 1; writes of 0 ignored)
  3196.  15    "DRWE"    Device Remote Wakeup Enable
  3197.         write 1 to enable (writes of 0 ignored)
  3198.         read to get current status
  3199.  14-2    reserved
  3200.  1    "OCI"    OverCurrent Indicator
  3201.  0    R "LPS"    LocalPowerStatus (always 0 for Root Hub)
  3202.       W        write 1 to turn off power to all ports/ports with clear
  3203.           PortPowerControlMask bits
  3204. SeeAlso: #00902,#00915,#00916,#00918
  3205.  
  3206. Bitfields for OpenHCI "HcRhPortStatusN" register:
  3207. Bit(s)    Description    (Table 00918)
  3208.  31-21    reserved
  3209.  20    "PRSC"    Port Reset Status Change (write '1' to clear)
  3210.  19    "OCIC"    Port OverCurrent Indiactor Change (write '1' to clear)
  3211.  18    "PSSC"    Port Suspend Status Change (write '1' to clear)
  3212.  17    "PESC"    Port Enable Status Change (write '1' to clear)
  3213.  16    "CSC"    Connect Status Change (write '1' to clear)
  3214.  15-10    reserved
  3215.  9    R    "LSDA"    Low Speed Device Attached
  3216.       W        clear port power by writing '1'
  3217.  8    R    "PPS"    Port Power Status
  3218.       W        set port power by writing '1'
  3219.  7-5    reserved
  3220.  4    R    "PRS"    Port Reset Status
  3221.       W        set port reset by writing '1'
  3222.  3    R    "POCI"    Port OverCurrent Indicator
  3223.       W        clear suspend status by writing '1'
  3224.  2    R    "PSS"    Port Suspend Status
  3225.       W        set port suspend by writing '1'
  3226.  1    R "PES"    Port Enable Status
  3227.       W        set port enable by writing '1'
  3228.  0    R "CCS"    current connect status
  3229.       W        clear port enable by writing '1'
  3230. SeeAlso: #00902,#00915,#00916,#00917
  3231. --------X-1AB10ASF1004-----------------------
  3232. INT 1A - PCI BIOS v2.0c+ - READ CONFIGURATION DWORD (VLSI devices)
  3233.     AX = B10Ah subfn 1004h
  3234.     BH = bus number
  3235.     BL = device/function number (bits 7-3 device, bits 2-0 function)
  3236.     DI = register number (0000h-00FFh) (see #00878)
  3237. Return: CF clear if successful
  3238.         ECX = dword read
  3239.     CF set on error
  3240.     AH = status (00h,87h) (see #00729)
  3241.     EAX, EBX, ECX, and EDX may be modified
  3242.     all other flags (except IF) may be modified
  3243. Notes:    this function may require up to 1024 byte of stack; it will not enable
  3244.       interrupts if they were disabled before making the call
  3245.     the meanings of BL and BH on entry were exchanged between the initial
  3246.       drafts of the specification and final implementation
  3247. SeeAlso: AX=B10Ah,AX=B10Ah/SF=8086h
  3248.  
  3249. Format of PCI Configuration Data for VLSI VL82C591 Host/PCI bridge:
  3250. Offset    Size    Description    (Table 00919)
  3251.  00h 64 BYTEs    header (see #00878)
  3252.         (vendor ID 1004h, device ID 0005h)
  3253.  40h    BYTE    bus number
  3254.  41h    BYTE    subordinate bus number
  3255.  42h    WORD    reserved
  3256.  44h  4 DWORDs    reserved
  3257.  54h  2 BYTEs    device-specific configuration registers
  3258.  56h    WORD    reserved
  3259.  58h  2 BYTEs    device-specific configuration registers
  3260.  5Ah    WORD    reserved
  3261.  5Ch  5 BYTEs    device-specific configuration registers
  3262.     ...
  3263.  FFh    BYTE    device-specific configuration register
  3264. SeeAlso: #00878,#00732,#00920
  3265.  
  3266. Format of PCI Configuration data for VLSI VL82C593 PCI/ISA bridge:
  3267. Offset    Size    Description    (Table 00920)
  3268.  00h 64 BYTEs    header (see #00878)
  3269.         (vendor ID 1004, device ID 0006h)
  3270.  40h  4 DWORDs    reserved
  3271.  50h 11 BYTEs    device-specific configuration registers
  3272.  5Bh    BYTE    reserved
  3273.  5Ch 25 BYTEs    device-specific configuration registers
  3274.  75h 138 BYTEs    reserved
  3275.  FFh    BYTE    device-specific configuration register
  3276. SeeAlso: #00878,#00919
  3277. --------X-1AB10ASF100B-----------------------
  3278. INT 1A - PCI BIOS v2.0c+ - READ CONFIGURATION DWORD (National Semicond. device)
  3279.     AX = B10Ah subfn 100Bh
  3280.     BH = bus number
  3281.     BL = device/function number (bits 7-3 device, bits 2-0 function)
  3282.     DI = register number (0000h-00FFh) (see #00878)
  3283. Return: CF clear if successful
  3284.         ECX = dword read
  3285.     CF set on error
  3286.     AH = status (00h,87h) (see #00729)
  3287.     EAX, EBX, ECX, and EDX may be modified
  3288.     all other flags (except IF) may be modified
  3289. Notes:    this function may require up to 1024 byte of stack; it will not enable
  3290.       interrupts if they were disabled before making the call
  3291.     the meanings of BL and BH on entry were exchanged between the initial
  3292.       drafts of the specification and final implementation
  3293. SeeAlso: AX=B10Ah,AX=B10Ah/SF=8086h
  3294.  
  3295. Format of National Semiconductor PC87410 EIDE Controller configuration:
  3296. Offset    Size    Description    (Table 00921)
  3297.  00h 64 BYTEs    header (see #00878)
  3298.         (vendor ID 100Bh, device ID D001h)
  3299.  10h    DWORD    I/O base address for channel 0 control ports (def: 01F0h)
  3300.  14h    DWORD    I/O base address for channel 0 status port (def: 03F6h)
  3301.  18h    DWORD    I/O base address for channel 1 control ports (def: 0170h)
  3302.  1Ch    DWORD    I/O base address for channel 1 status port (def: 0376h)
  3303.  40h    BYTE    IDE Channel 0 timing control
  3304.  41h    WORD    IDE Channel 0 read-ahead counter (write-only except bit 15)
  3305.  43h    BYTE    IDE Channel 0 function
  3306.  44h    BYTE    IDE Channel 1 timing control
  3307.  45h    WORD    IDE Channel 1 read-ahead counter (write-only except bit 15)
  3308.  47h    BYTE    IDE Channel 1 function
  3309.  48h    BYTE    PCI control
  3310.  49h  7 BYTEs    unused
  3311.  50h 176 BYTEs    ??? (unused?)
  3312. !!!http://www.national.com/ds/PC/PC87410.pdf p.7
  3313. SeeAlso: #00739,#00922
  3314.  
  3315. Format of National Semiconductor PC87415 IDE DMA-Master configuration:
  3316. Offset    Size    Description    (Table 00922)
  3317.  00h 64 BYTEs    header (see #00878)
  3318.         (vendor ID 100Bh, device ID 0002h)
  3319.  40h  3 BYTEs    control register
  3320.  43h    BYTE    write buffer status (read-only)
  3321.  44h    BYTE    Channel 1 master read timing
  3322.  45h    BYTE    Channel 1 master write timing
  3323.  48h    BYTE    Channel 1 slave read timing
  3324.  49h    BYTE    Channel 1 slave write timing
  3325.  4Ch    BYTE    Channel 2 master read timing
  3326.  4Dh    BYTE    Channel 2 master write timing
  3327.  50h    BYTE    Channel 2 slave read timing
  3328.  51h    BYTE    Channel 2 slave write timing
  3329.  54h    BYTE    command and control block timing
  3330.  55h    BYTE    sector size
  3331. !!!http://www.national.com/ds/PC/PC87415.pdf p.8
  3332. SeeAlso: #00739,#00921
  3333. --------X-1AB10ASF1011-----------------------
  3334. INT 1A - PCI BIOS v2.0c+ - READ CONFIGURATION DWORD (DEC device)
  3335.     AX = B10Ah subfn 1011h
  3336.     BH = bus number
  3337.     BL = device/function number (bits 7-3 device, bits 2-0 function)
  3338.     DI = register number (0000h-00FFh) (see #00878)
  3339. Return: CF clear if successful
  3340.         ECX = dword read
  3341.     CF set on error
  3342.     AH = status (00h,87h) (see #00729)
  3343.     EAX, EBX, ECX, and EDX may be modified
  3344.     all other flags (except IF) may be modified
  3345. Notes:    this function may require up to 1024 byte of stack; it will not enable
  3346.       interrupts if they were disabled before making the call
  3347.     the meanings of BL and BH on entry were exchanged between the initial
  3348.       drafts of the specification and final implementation
  3349. SeeAlso: AX=B10Ah,AX=B10Ah/SF=8086h
  3350.  
  3351. Format of DEC DC21140/DC21040/DC21041 Tulip {Fast/Plus} Ethernet:
  3352. Offset    Size    Description    (Table 00923)
  3353.  00h 64 BYTEs    header (see #00878)
  3354.         (vendor ID 1011h, device ID 0014h)
  3355.  10h    DWORD    base I/O port for access to control/status registers
  3356.  14h    DWORD    base memory address for access to control/status registers
  3357.  40h    DWORD    configuration driver area
  3358.         bit 31: sleep mode   \ only one of bits 31,30 may be set
  3359.         bit 30: snooze mode  /
  3360.         bits 15-8: device driver's use
  3361. !!!digital\21041hm.pdf p.34   digital\21140ahm.pdf p.35
  3362. SeeAlso: #00742
  3363.  
  3364. Format of DEC 21052 PCI-PCI bridge PCI configuration data:
  3365. Offset    Size    Description    (Table 00924)
  3366.  00h 64 BYTEs    header, type 1 (see #00878)
  3367.         (vendor ID 1011h, device ID 0021h)
  3368.  40h    BYTE    chip control
  3369.  41h    BYTE    diagnostic control
  3370.  42h    BYTE    burst counter
  3371.  43h    BYTE    SErr disable
  3372.  44h    BYTE    primary target wait timer
  3373.  45h    BYTE    secondary target wait timer
  3374.  46h  2 BYTEs    reserved
  3375.  48h    DWORD    count of secondary write attempts
  3376.  4Ch    DWORD    count of primary write attempts
  3377.  50h 44 DWORDs    reserved
  3378. !!!digital\21052ds.pdf p.117
  3379. SeeAlso: #00742
  3380. --------X-1AB10ASF1022-----------------------
  3381. INT 1A - PCI BIOS v2.0c+ - READ CONFIGURATION DWORD (AMD devices)
  3382.     AX = B10Ah subfn 1022h
  3383.     BH = bus number
  3384.     BL = device/function number (bits 7-3 device, bits 2-0 function)
  3385.     DI = register number (0000h-00FFh) (see #00878)
  3386. Return: CF clear if successful
  3387.         ECX = dword read
  3388.     CF set on error
  3389.     AH = status (00h,87h) (see #00729)
  3390.     EAX, EBX, ECX, and EDX may be modified
  3391.     all other flags (except IF) may be modified
  3392. Notes:    this function may require up to 1024 byte of stack; it will not enable
  3393.       interrupts if they were disabled before making the call
  3394.     the meanings of BL and BH on entry were exchanged between the initial
  3395.       drafts of the specification and final implementation
  3396. SeeAlso: AX=B10Ah,AX=B10Ah/SF=1042h,AX=B10Ah/SF=8086h
  3397.  
  3398. Format of AMD Am53C974A PC-SCSI PCI configuration data:
  3399. Offset    Size    Description    (Table 00925)
  3400.  00h 64 BYTEs    header (see #00878)
  3401.         (vendor ID 1022h, device ID 2020h)
  3402.  10h    DWORD    I/O base address (see PORT xxxxh"Am53C974A")
  3403.  40h 16 BYTEs    scratch registers
  3404.         (used by AMD's PC-SCSI drivers as follows:
  3405.             40h/41h  SCSI configuration register 0 (see #00926,#00927)
  3406.             ...
  3407.             4Eh/4Fh  SCSI configuration register 7)
  3408. SeeAlso: #00747
  3409.  
  3410. Bitfields for AMD Am53C974A Target Device Configuration Register:
  3411. Bit(s)    Description    (Table 00926)
  3412.  15-14    reserved
  3413.  13    "FSCSI" Fast SCSI drive is present
  3414.  12-8    "SPD" synchronous period
  3415.  7-4    synchronous offset (0 = asynchronous transfers)
  3416.  3-1    SCSI bus status
  3417.  0    target device is present and active
  3418.     if 0, all other bits must be cleared to zero for target devices
  3419. SeeAlso: #00925,#00927
  3420.  
  3421. Bitfields for AMD Am53C974A Host Configuration Register:
  3422. Bit(s)    Description    (Table 00927)
  3423.  15-9    reserved
  3424.  8    SCSI bus has been reset
  3425.  7    starting BIOS number (bits 6-4) is valid
  3426.  6-4    starting BIOS number (000 = BIOS drive 80h, 001 = drive 81h, etc)
  3427.  3    this device is a SCSI host
  3428.  2    protected-mode driver initialized
  3429.  1    real-mode driver initialized
  3430.  0    target device present
  3431.     =0 indicates that this is a host if bit 3 is set
  3432. SeeAlso: #00925,#00926
  3433. --------X-1AB10ASF1042-----------------------
  3434. INT 1A - PCI BIOS v2.0c+ - READ CONFIGURATION DWORD (PC Technology devices)
  3435.     AX = B10Ah subfn 1042h
  3436.     BH = bus number
  3437.     BL = device/function number (bits 7-3 device, bits 2-0 function)
  3438.     DI = register number (0000h-00FFh) (see #00878)
  3439. Return: CF clear if successful
  3440.         ECX = dword read
  3441.     CF set on error
  3442.     AH = status (00h,87h) (see #00729)
  3443.     EAX, EBX, ECX, and EDX may be modified
  3444.     all other flags (except IF) may be modified
  3445. Notes:    this function may require up to 1024 byte of stack; it will not enable
  3446.       interrupts if they were disabled before making the call
  3447.     the meanings of BL and BH on entry were exchanged between the initial
  3448.       drafts of the specification and final implementation
  3449. SeeAlso: AX=B10Ah,AX=B10Ah/SF=1022h,AX=B10Ah/SF=1045h,AX=B10Ah/SF=8086h
  3450.  
  3451. Format of PCI Configuration data for PC Technology RZ-1000 EIDE controller:
  3452. Offset    Size    Description    (Table 00928)
  3453.  00h 64 BYTEs    header (see #00878)
  3454.         (vendor ID 1042h, device ID 1000h)
  3455.  10h    DWORD    base address for controller I/O registers
  3456.         (set to 01F1h for primary controller, 0171h for secondary)
  3457.  14h    DWORD    base address for controller digital I/O port
  3458.         (set to 03F5h for primary, 0375h for secondary)
  3459.  40h    DWORD    ???
  3460.         bits 7-1: ???
  3461.         bit 13: read-ahead mode enabled
  3462.             (Read-Ahead is buggy on original RZ-1000, and is
  3463.               thus typically disabled by clearing this bit)
  3464.         bit 16: ???
  3465.  44h    DWORD    ???
  3466.  48h  8 BYTEs    ???
  3467.  50h 176 BYTEs    unused???
  3468. --------X-1AB10ASF1045-----------------------
  3469. INT 1A - PCI BIOS v2.0c+ - READ CONFIGURATION DWORD (OPTi devices)
  3470.     AX = B10Ah subfn 1045h
  3471.     BH = bus number
  3472.     BL = device/function number (bits 7-3 device, bits 2-0 function)
  3473.     DI = register number (0000h-00FFh) (see #00878)
  3474. Return: CF clear if successful
  3475.         ECX = dword read
  3476.     CF set on error
  3477.     AH = status (00h,87h) (see #00729)
  3478.     EAX, EBX, ECX, and EDX may be modified
  3479.     all other flags (except IF) may be modified
  3480. Notes:    this function may require up to 1024 byte of stack; it will not enable
  3481.       interrupts if they were disabled before making the call
  3482.     the meanings of BL and BH on entry were exchanged between the initial
  3483.       drafts of the specification and final implementation
  3484. SeeAlso: AX=B10Ah,AX=B10Ah/SF=1042h,AX=B10Ah/SF=1066h
  3485.  
  3486. Format of PCI Configuration data for OPTi 82C750 Vendetta (device 0):
  3487. Offset    Size    Description    (Table 00929)
  3488.  00h 64    BYTEs    header (see #00878)
  3489.         (vendor ID 1045h, device ID C567h)
  3490.  40h    DWORD    memory control (see #00930)
  3491.  44h  6    BYTEs    data path control (see #00931)
  3492.  4Ah    WORD    reserved
  3493.  4Ch    BYTE    SDRAM SDRAS/SDCAS mux control (see #00932)
  3494.  4Dh    BYTE    SDRAM select (see #00933)
  3495.  4Eh    BYTE    ECC test / I2C control (see #00934)
  3496.  4Fh    BYTE    ECC test data
  3497.  50h    DWORD    ECC control (see #00935)
  3498.  54h    WORD    SDRAM select (see #00936)
  3499.  56h    BYTE    data path control / EDO X-2-2-2 writes (see #00937)
  3500.  57h    BYTE    reserved
  3501.  58h    DWORD    ECC reporting (see #00938)
  3502.  5Ch 164 BYTEs    reserved
  3503. SeeAlso: #00878,#00939,#00965
  3504.  
  3505. Bitfields for OPTi 82C750 Vendetta (device 0) memory control:
  3506. Bit(s)    Description    (Table 00930)
  3507.  31-30    reserved
  3508.  29    reserved (1)
  3509.  28-18    reserved
  3510.  17    reserved (1)
  3511.  16    HA drive-back during CPU memory access enable
  3512.  15-6    PCI video frame buffer write posting hole
  3513.  5-4    reserved
  3514.  3    PCI bus write post disable
  3515.  2    video frame buffer write post (posting enabled if bit 2 = bit 3)
  3516.  1    video memory write post(posting enabled if bit 1 = bit 3)
  3517.  0    I/O cycle write post enable
  3518. SeeAlso: #00929,#00931
  3519.  
  3520. Bitfields for OPTi 82C750 Vendetta (device 0) data path control:
  3521. Bit(s)    Description    (Table 00931)
  3522.  41-47    reserved
  3523.  40    DTY pin suspend enable
  3524.  39-38    reserved
  3525.  37    SDRAM refresh 0 sized bank RAS# disable
  3526.  36    SDRAM control signal stepping enable
  3527.  35    reserved
  3528.  34-32    SDRAM mode
  3529.     000 = normal
  3530.     001 = NOP enable
  3531.     010 = precharge all banks
  3532.     011 = mode register enable
  3533.     100 = CBR cycle enable
  3534.     101-111 = reserved
  3535.  31    SDRAM memory read access enable
  3536.  30    CPU-to-PCI FIFO clear enable
  3537.  29    PCI-to-DRAM FIFO clear enable
  3538.  28    CPU-to-DRAM FIFO clear enable
  3539.  27    82C750 register write disable
  3540.  26-15    reserved
  3541.  14    PCI master/ECC generate NMI disable
  3542.  13-12    reserved (1)
  3543.  11    memory parity checking enable
  3544.  10    reserved
  3545.  9    CPU DRAM write byte merge enable
  3546.  8    MD bus pull-up resistor disable
  3547.  7    PCI CPU write 6DW FIFO enable
  3548.  6    DRAM PCI read 24DW FIFO enable
  3549.  5    DRAM PCI write 24DW FIFO enable
  3550.  4    DRAM CPU write 8QW FIFO enable
  3551.  3    82C750 memory read access (0 = SDRAM, 1 = reserved)
  3552.  2-1    reserved
  3553.  0    82C750 memory read access (0 = FP mode, 1 = EDO/SDRAM)
  3554. SeeAlso: #00929
  3555.  
  3556. Bitfields for OPTi 82C750 Vendetta (device 0) SDRAM SDRAS/SDCAS mux control:
  3557. Bit(s)    Description    (Table 00932)
  3558.  7    MCACHE enable
  3559.  6    GWE#/BWE# (1)
  3560.  5    reserved (read-only)
  3561.  4    reserved (1)
  3562.  3    BOFF# CPU status latch enable
  3563.  2    reserved (1) (SDRAS# & SDCAS#)
  3564.  1    reserved (1) (BA1 & BA0)
  3565.  0    pin mux
  3566.     0 = RAS4# & RAS5#
  3567.     1 = SDRAS# & SDCAS#
  3568. SeeAlso: #00929
  3569.  
  3570. Bitfields for OPTi 82C750 Vendetta (device 0) SDRAM select:
  3571. Bit(s)    Description    (Table 00933)
  3572.  7-6    reserved
  3573.  5    bank 5 enable
  3574.  4    bank 4 enable
  3575.  3-0    reserved
  3576. SeeAlso: #00929
  3577.  
  3578. Bitfields for OPTi 82C750 Vendetta (device 0) ECC test / I2C control:
  3579. Bit(s)    Description    (Table 00934)
  3580.  7    ECC test mode enable
  3581.  6    reserved
  3582.  5    reserved (1 if SDRAM enabled)
  3583.  4    I2C data output read-back (read-only)
  3584.  3    I2C clock output read-back (read-only)
  3585.  2    I2C data output (refer to file I2C.LST for more details)
  3586.  1    I2C clock output
  3587.  0    I2C control enable
  3588. SeeAlso: #00929,I2C A0h,#00935
  3589.  
  3590. Bitfields for OPTi 82C750 Vendetta (device 0) ECC control:
  3591. Bit(s)    Description    (Table 00935)
  3592.  31-13    upper 19 bits of error address
  3593.  12-5    syndrome byte for reported error
  3594.  4    non-correctable error
  3595.  3    single-bit error
  3596.  2    nibble error
  3597.  1    ECC error report enable
  3598.  0    ECC data path enable
  3599. SeeAlso: #00929,#00934
  3600.  
  3601. Bitfields for OPTi 82C750 Vendetta (device 0) SDRAM select:
  3602. Bit(s)    Description    (Table 00936)
  3603.  15    SDWE# stepping enable
  3604.  14    reserved (1) (SDRAM)
  3605.  13-12    reserved
  3606.  11-6    bank 5-0 SDRAM technology
  3607.     0 = 16 Mb
  3608.     1 = 64 Mb
  3609.  5-0    bank 5-0 SDRAM timing
  3610.     0 = leadoff 7/6
  3611.     1 = leadoff 8/7
  3612. SeeAlso: #00929
  3613.  
  3614. Bitfields for OPTi 82C750 Vendetta (device 0) data path control / EDO X-2-2-2:
  3615. Bit(s)    Description    (Table 00937)
  3616.  7    CPU-to-DRAM FIFO enable
  3617.  6    1 CLK CAS enable
  3618.  5-0    RAS5#-RAS0# X-2-2-2 write enable
  3619.     (CPU-to-DRAM FIFO, DRAM write post, and cache readaround write must
  3620.       be enabled)
  3621. SeeAlso: #00929
  3622.  
  3623. Bitfields for OPTi 82C750 Vendetta (device 0) ECC reporting:
  3624. Bit(s)    Description    (Table 00938)
  3625.  31-26    reserved
  3626.  25-16    single-bit error counter
  3627.  15    reserved
  3628.  14    delayed write enable
  3629.  13-4    single-bit error limit
  3630.  3    correctable error reporting (0 = NMI, 1 = SMI)
  3631.  2    single-bit error counter enable (disabling resets counter)
  3632.  1    error reporting method (0 = NMI, 1 = SMI)
  3633.  0    NMI/SMI generate disable
  3634. SeeAlso: #00929
  3635.  
  3636. Format of PCI Configuration data for OPTi 82C750 Vendetta (device 1):
  3637. Offset    Size    Description    (Table 00939)
  3638.  00h 64    BYTEs    header (see #00824)
  3639.         (vendor ID 1045h, device ID C568h)
  3640.  40h    WORD    keyboard control (see #00940)
  3641.  42h    WORD    interrupt control (see #00941)
  3642.  44h    BYTE    pin functionality 1 (see #00942)
  3643.  45h    BYTE    reserved
  3644.  46h    WORD    cycle control (see #00943)
  3645.  48h    WORD    pin functionality 2 (see #00944)
  3646.  4Ah    WORD    ROMCS# range control (see #00945)
  3647.  4Ch    BYTE    miscellaneous control 1 (see #00946)
  3648.  4Dh    BYTE    reserved
  3649.  4Eh    BYTE    miscellaneous control 2 (see #00947)
  3650.  4Fh    BYTE    miscellaneous control 3 (see #00948)
  3651.  50h    WORD    interrupt trigger control (see #00949)
  3652.  52h    WORD    interrupt multiplexing control (see #00950)
  3653.  54h    WORD    PCI master control (see #00951)
  3654.  56h    WORD    serial interrupt source (see #00952)
  3655.  58h    BYTE    serial interrupt mode control (see #00953)
  3656.  59h    BYTE    pin functionality 3 (see #00954)
  3657.  5Ah    WORD    distributed DMA master base address
  3658.  5Ch    BYTE    distributed DMA control (see #00955)
  3659.  5Dh  3    BYTEs    reserved
  3660.  60h    BYTE    USB interrupt control register (see #00956)
  3661.  61h    BYTE    PCI reset control (see #00957)
  3662.  62h    BYTE    emulation control (see #00958)
  3663.  63h    BYTE    PCI retry control (see #00959)
  3664.  64h 153 BYTEs    reserved
  3665.  FDh    BYTE    SMI control
  3666.  FEh    BYTE    stop grant cycle control
  3667.  FFh    BYTE    host memory parity error
  3668. SeeAlso: #00878,#00929,#00965
  3669.  
  3670. Bitfields for OPTi 82C750 Vendetta (device 1) keyboard control:
  3671. Bit(s)    Description    (Table 00940)
  3672.  15    keyboard port read (read-only)
  3673.  14    keyboard port write (read-only)
  3674.  13    keyboard RESET CPUINIT
  3675.     0 = generate immediately
  3676.     1 = wait for halt
  3677.  12    keyboard emulation disable
  3678.  11-9    PIRQ3# IRQ generation
  3679.     000 = use interrupt trigger control register (offset 50h)
  3680.     001 = IRQ5
  3681.     010-101 = IRQ9-IRQ12
  3682.     110-111 = IRQ14-IRQ15
  3683.  8-6    PIRQ2# IRQ generation
  3684.  5-3    PIRQ1# IRQ generation
  3685.  2-0    PIRQ0# IRQ generation
  3686. SeeAlso: #00939,#00941
  3687.  
  3688. Bitfields for OPTi 82C750 Vendetta (device 1) interrupt control:
  3689. Bit(s)    Description    (Table 00941)
  3690.  15    ISA IRQ14 blocking enable
  3691.  14    ISA IRQ15 blocking enable
  3692.  13    DMA/ISA master to preempt PCI master enable
  3693.  12    PCI priority is fixed instead of rotating
  3694.  11-10    back-to-back ISA I/O delay 
  3695.     00 = 3 ATCLKs
  3696.     01 = 12 ATCLKs
  3697.     10 = no delay
  3698.     11 = delay all by 12 ATCLKs
  3699.  9    PCI master ISA device access disable
  3700.  8    ISA bus control signals for memory access >16M and I/O access >64K
  3701.       disable
  3702.  7-6    IRQ15-IRQ14 triggering (0 = edge, 1 = level)
  3703.  5-2    IRQ12-IRQ9 triggering (0 = edge, 1 = level)
  3704.  1    IRQ 5 triggering (0 = edge, 1 = level)
  3705.  0    pin AE16 functionality
  3706.     0 = DREQ6
  3707.     1 = EPMI0#
  3708. SeeAlso: #00939,#00940
  3709.  
  3710. Bitfields for OPTi 82C750 Vendetta (device 1) pin functionality 1:
  3711. Bit(s)    Description    (Table 00942)
  3712.  7-6    pin AC15 functionality
  3713.     00-01 = controlled by bits 1-0
  3714.     10 = DACK7#
  3715.     11 = reserved
  3716.  5-4    pin AE15 functionality
  3717.     00-01 = controlled by bits 1-0
  3718.     10 = DACK6#
  3719.     11 = reserved
  3720.  3-2    pin AF15 functionality
  3721.     00-01 = controlled by bits 1-0
  3722.     10 = DACK5#
  3723.     11 = reserved
  3724.  1-0    DACK group-wise programmable pin functionalities
  3725.     00 = DACK3#-DACK0#
  3726.     01 = DACK7#-DACK5#, DACK3#, DACK1#, DACK0#
  3727.     10 = reserved
  3728.     11 = EDACK2#-EDACK0#, EDACKEN#, PIRQ3#, PIRQ2#
  3729. SeeAlso: #00939
  3730.  
  3731. Bitfields for OPTi 82C750 Vendetta (device 1) cycle control:
  3732. Bit(s)    Description    (Table 00943)
  3733.  15    ISA bus ROM write enable
  3734.  14    hidden refresh enable
  3735.  13-12    ATCLK select
  3736.     00 = LCLK/4
  3737.     01 = LCLK/3
  3738.     10 = LCLK/2
  3739.     11 = LCLK
  3740.  11    CPU master to PCI slave write
  3741.     0 = 1 LCLK
  3742.     1 = 0 LCLK
  3743.  10-8    PCI master to PCI master preempt timer
  3744.     000 = no preempt
  3745.     001 = 260 LCLKs
  3746.     010 = 132 LCLKs
  3747.     011 = 68 LCLKs
  3748.     100 = 36 LCLKs
  3749.     101 = 20 LCLKs
  3750.     110 = 12 LCLKs
  3751.     111 = 5 LCLKs
  3752.  7    reserved
  3753.  6    XDIR achieve
  3754.     0 = accessing ROM, keyboard controller, RTC
  3755.     1 = accessing ROM, NVRAM
  3756.  5    PERR# to SERR# conversion enable
  3757.  4    address parity checking enable
  3758.  3    target abort SERR# generation enable
  3759.  2    fast back-to-back enable
  3760.  1    sample point decoding
  3761.     0 = slow
  3762.     1 = subtractive
  3763.  0    reserved
  3764. SeeAlso: #00939
  3765.  
  3766. Bitfields for OPTi 82C750 Vendetta (device 1) pin functionality 2:
  3767. Bit(s)    Description    (Table 00944)
  3768.  15    pin AF18 functionality (0 = IRQ15, 1 = reserved)
  3769.  14-13    pin AE19 functionality (00-01 = IRQ12, 10-11 = reserved)
  3770.  12    pin AD20 functionality (0 = IRQ10, 1 = MIRQ10/12)
  3771.  11    pin AE21 functionality (0 = IRQ6, 1 = reserved)
  3772.  10    pin AD22 functionality (0 = IRQ4, 1 = MIRQ4/6)
  3773.  9-8    pin AD16 functionality (00 = DREQ7, 01 = EPMI3#, 1x = reserved)
  3774.  7-6    pin AD17 functionality
  3775.     00 = DREQ3
  3776.     01 = DREQ3/7
  3777.     10 = DREQ7
  3778.     11 = reserved
  3779.  5-4    pin AD18 functionality
  3780.     00 = DREQ1
  3781.     01 = DREQ1/6
  3782.     10 = DREQ6
  3783.     11 = reserved
  3784.  3-2    pin AE18 functionality
  3785.     00 = DREQ0
  3786.     01 = DREQ0/5
  3787.     10 = DREQ5
  3788.     11 = reserved
  3789.  1-0    pin T23 functionality (0x = PREQ1#, 1x = reserved)
  3790. SeeAlso: #00939
  3791.  
  3792. Bitfields for OPTi 82C750 Vendetta (device 1) ROMCS# range control:
  3793. Bit(s)    Description    (Table 00945)
  3794.  15    FFFF8000h-FFFFFFFFh ROMCS# disable
  3795.  14    FFFF0000h-FFFF7FFFh ROMCS# disable
  3796.  13    FFFE8000h-FFFEFFFFh ROMCS# enable
  3797.  12    FFFE0000h-FFFE7FFFh ROMCS# enable
  3798.  11    FFFD8000h-FFFDFFFFh ROMCS# enable
  3799.  10    FFFD0000h-FFFD7FFFh ROMCS# enable
  3800.  9    FFFC8000h-FFFCFFFFh ROMCS# enable
  3801.  8    FFFC0000h-FFFC7FFFh ROMCS# enable
  3802.  7    F8000h-FFFFFh ROMCS# disable
  3803.  6    F0000h-F7FFFh ROMCS# disable
  3804.  5    E8000h-EFFFFh ROMCS# enable
  3805.  4    E0000h-E7FFFh ROMCS# enable
  3806.  3    D8000h-DFFFFh ROMCS# enable
  3807.  2    D0000h-D7FFFh ROMCS# enable
  3808.  1    C8000h-CFFFFh ROMCS# enable
  3809.  0    C0000h-C7FFFh ROMCS# enable
  3810. SeeAlso: #00939
  3811.  
  3812. Bitfields for OPTi 82C750 Vendetta (device 1) miscellaneous control 1:
  3813. Bit(s)    Description    (Table 00946)
  3814.  7-5    reserved
  3815.  4    game port/MPU-401 enable
  3816.  3    PREQ4#/PGNT4# mux (0 = SDA2/GP3, 1 = PREQ4#/PGNT4#)
  3817.  2    DACK5# 1-to-0 transition enable
  3818.  1-0    reserved
  3819. SeeAlso: #00939,#00947,#00948
  3820.  
  3821. Bitfields for OPTi 82C750 Vendetta (device 1) miscellaneous control 2:
  3822. Bit(s)    Description    (Table 00947)
  3823.  7-4    reserved
  3824.  3    pipeline byte merge enable
  3825.  2    EOP configuration (0 = output, 1 = input)
  3826.  1    byte merge enable
  3827.  0    ISA master data swap disable
  3828. SeeAlso: #00939,#00946,#00948
  3829.  
  3830. Bitfields for OPTi 82C750 Vendetta (device 1) miscellaneous control 3:
  3831. Bit(s)    Description    (Table 00948)
  3832.  7    pin AB15 functionality
  3833.     0 = DACK5#
  3834.     1 = PPWRL+PPWRL2
  3835.  6    IDE functionality support enable
  3836.  5    reserved (read-only)
  3837.  4    ISA bus AT command 1 wait state extension disable
  3838.  3-2    reserved
  3839.  1    pin AE14 functionality
  3840.     0 = controlled by offset 44h bits 1-0
  3841.     1 = GPCS2#
  3842.  0    reserved
  3843. SeeAlso: #00939,#00946,#00947
  3844.  
  3845. Bitfields for OPTi 82C750 Vendetta (device 1) interrupt trigger control:
  3846. Bit(s)    Description    (Table 00949)
  3847.  15    reserved (1)
  3848.  14    reserved
  3849.  13    pin AD15 functionality (0 = DACK2#, 1 = GPCS2#)
  3850.  12-11    reserved
  3851.  10    IRQ3 triggering (0 = edge, 1 = level)
  3852.  9    IRQ4 triggering (0 = edge, 1 = level)
  3853.  8    IRQ7 triggering (0 = edge, 1 = level)
  3854.  7-6    IRQ generation when PIRQ3# triggered
  3855.     00 = disable
  3856.     01 = IRQ3
  3857.     10 = IRQ4
  3858.     11 = IRQ7
  3859.  5-4    IRQ generation when PIRQ2# triggered
  3860.     00 = disable
  3861.     01 = IRQ3
  3862.     10 = IRQ4
  3863.     11 = IRQ7
  3864.  3-2    IRQ generation when PIRQ1# triggered
  3865.     00 = disable
  3866.     01 = IRQ3
  3867.     10 = IRQ4
  3868.     11 = IRQ7
  3869.  1-0    IRQ generation when PIRQ0# triggered
  3870.     00 = disable
  3871.     01 = IRQ3
  3872.     10 = IRQ4
  3873.     11 = IRQ7
  3874. SeeAlso: #00939,#00950
  3875.  
  3876. Bitfields for OPTi 82C750 Vendetta (device 1) interrupt multiplexing control:
  3877. Bit(s)    Description    (Table 00950)
  3878.  15    pin functionality
  3879.     0 = AE22:IRQ3, AF21:IRQ5, AE21:IRQ6, AD21:IRQ7, AE20:IRQ9, AF19:IRQ11
  3880.     1 = AE22:MIRQ3/5, AF21:MIRQ7/9, AE21:MIRQ11/15, 
  3881.         AD21:EPMI1#, AE20:EPMI2#, AF19:GMIRQ
  3882.  14    pin R22 functionality (0 = PREQ2#, 1 = EPMI0#)
  3883.  13    IRQ1 latching enable
  3884.  12    IRQ12 latching enable
  3885.  11    DACKEN# status (0 = active low, 1 = active high)
  3886.  10    system bus owned by external device
  3887.  9    flash ROM locking enable
  3888.  8    reserved
  3889.  7    IRQ6 triggering (0 = edge, 1 = level)
  3890.  6-3    IRQ generation when GMIRQ triggered
  3891.     0000 = disabled
  3892.     0001-0010 = reserved
  3893.     0011-0111 = IRQ3-IRQ7
  3894.     1000 = reserved
  3895.     1001-1100 = IRQ9-IRQ12
  3896.     1101 = reserved
  3897.     1110-1111 = IRQ14-IRQ15
  3898.  2    reserved (1)
  3899.  1    priority scheme enable
  3900.  0    concurrent refresh and IDE cycle enable
  3901. SeeAlso: #00939,#00949
  3902.  
  3903. Bitfields for OPTi 82C750 Vendetta (device 1) PCI master control:
  3904. Bit(s)    Description    (Table 00951)
  3905.  15-12    reserved
  3906.  11    interrupt request register recover enable
  3907.  10    DMA address and counter (0 = current, 1 = base)
  3908.  9    CPU/PCI master access ISA cycle retry enable
  3909.  8    CPU-to-PCI cycle AHOLD signal use enable
  3910.     (used only when bit 4 = 1)
  3911.  7    PCI master X-1-1-1 write enable
  3912.  6    PCI master X-1-1-1 read enable
  3913.  5    concurrent PCI master/IDE enable
  3914.  4    new AHOLD protocol enable
  3915.  3    PCI master non-contiguous byte enable
  3916.  2    reserved
  3917.  1    simultaneous hardware PMU and IDE function operation enable
  3918.  0    ISA refresh disable
  3919. SeeAlso: #00939
  3920.  
  3921. Bitfields for OPTi 82C750 Vendetta (device 1) serial interrupt source:
  3922. Bit(s)    Description    (Table 00952)
  3923.  15-3    IRQ15-IRQ3 interrupt resource (0 = ISA, 1 = serial interrupt)
  3924.  2    SMI#, IOCHK#, PCIRQ3#-PCIRQ0# interrupt resource
  3925.     0 = ISA
  3926.     1 = serial interrupt
  3927.  1-0    IRQ1-IRQ0 interrupt resource (0 = ISA, 1 = serial interrupt)
  3928. SeeAlso: #00939,#00953
  3929.  
  3930. Bitfields for OPTi 82C750 Vendetta (device 1) serial interrupt mode control:
  3931. Bit(s)    Description    (Table 00953)
  3932.  7-6    serial interrupt control mode
  3933.     00 = continuous
  3934.     01 = idle
  3935.     1x = active
  3936.  5    reserved
  3937.  4    data frame slot support
  3938.     0 = 17 slots (IRQ15-IRQ3, IRQ1-IRQ0, SMI#, IOCHK#)
  3939.     1 = 21 slots (IRQ15-IRQ3, IRQ1-IRQ0, SMI#, IOCHK#, PCIRQ3#-PCIRQ0#)
  3940.  3-2    CPU access PCI priority
  3941.     00 = lowest
  3942.     01 = higher after 4 PCI master grants
  3943.     10 = higher after 2 PCI master grants
  3944.     11 = higher after 3 PCI master grants
  3945.  1-0    serial interrupt start frame pulse width in continuous/active mode
  3946.     00 = 4/3 CLK
  3947.     01 = 6/5 CLK
  3948.     10 = 8/7 CLK
  3949.     11 = reserved
  3950. SeeAlso: #00939,#00952
  3951.  
  3952. Bitfields for OPTi 82C750 Vendetta (device 1) pin functionality 3:
  3953. Bit(s)    Description    (Table 00954)
  3954.  7    PCI arbitration time-out mode enable
  3955.  6    0 wait state for CPU I/O access enable
  3956.  5    SMI output disable
  3957.  4    CPU request for PCI bus (0 = enabled, 1 = reserved)
  3958.  3    reserved
  3959.  2    refresh preemption disable
  3960.  1-0    reserved
  3961. SeeAlso: #00939
  3962.  
  3963. Bitfields for OPTi 82C750 Vendetta (device 1) distributed DMA control:
  3964. Bit(s)    Description    (Table 00955)
  3965.  7-5    channel 7-5 enable
  3966.  4-1    channel 3-0 enable
  3967.  0    DDMA enable
  3968. SeeAlso: #00939
  3969.  
  3970. Bitfields for OPTi 82C750 Vendetta (device 1) USB interrupt control register:
  3971. Bit(s)    Description    (Table 00956)
  3972.  7    reserved
  3973.  6-5    buffered DMA control
  3974.     00 = original DMA with old protocol
  3975.     01 = reserved
  3976.     10 = original DMA with PCI master capability
  3977.     11 = buffered DMA enable
  3978.  4    reserved
  3979.  3-0    IRQ generation when USBIRQ triggered
  3980.     0000 = disabled
  3981.     0001-0010 = reserved
  3982.     0011-0111 = IRQ3-IRQ7
  3983.     1000 = reserved
  3984.     1001-1100 = IRQ9-IRQ12
  3985.     1101 = reserved
  3986.     1110-1111 = IRQ14-IRQ15
  3987. SeeAlso: #00939
  3988.  
  3989. Bitfields for OPTi 82C750 Vendetta (device 1) PCI reset control:
  3990. Bit(s)    Description    (Table 00957)
  3991.  7    PCI soft reset generate enable
  3992.  6    PCI slave demand mode buffered DMA retry fix enable
  3993.  5    IORDY# PCI master delay fix enable
  3994.  4    ISA command deassertion IOCHRDY delay
  3995.     0 = <1 ATCLK
  3996.     1 = >=1 ATCLK
  3997.  3-2    buffered DMA fix (00 = disable, 11 = enable)
  3998.  1    reserved
  3999.  0    ISA master synchronization (1)
  4000. SeeAlso: #00939
  4001.  
  4002. Bitfields for OPTi 82C750 Vendetta (device 1) emulation control:
  4003. Bit(s)    Description    (Table 00958)
  4004.  7    PCIRST# disable
  4005.  6    SDA2 muxed with XDIR    (0 = XDIR, 1 = SDA2)
  4006.  5    SPKR muxed with MIDI1    (0 = MIDI1, 1 = SPKR)
  4007.  4    audio mux        (0 = MP7-MP0, DACK)
  4008.  3    audio module enable
  4009.  2    ATA-33 IDE pin mux scheme (0 = old, 1 = new)
  4010.  1    REFRESH priority    (0 = high, 1 = lowest)
  4011.  0    port 92h emulation disable
  4012. SeeAlso: #00939,PORT 0092h
  4013.  
  4014. Bitfields for OPTi 82C750 Vendetta (device 1) PCI retry control:
  4015. Bit(s)    Description    (Table 00959)
  4016.  7-2    reserved
  4017.  1    reserved (1)
  4018.  0    ISA slave PCI master retry
  4019.     0 = no change
  4020.     1 = generate BOFF#
  4021. SeeAlso: #00939
  4022.  
  4023. Format of PCI Configuration data for OPTi 82C750 Vendetta (IDE controller):
  4024. Offset    Size    Description    (Table 00960)
  4025.  00h 64    BYTEs    header (see #00824)
  4026.         (vendor ID 1045h, device ID C621h)
  4027.  40h    BYTE    IDE initialization control (see #00961)
  4028.  41h    BYTE    reserved
  4029.  42h    BYTE    IDE enhanced feature (see #00962)
  4030.  43h    BYTE    IDE enhanced mode (see #00963)
  4031.  44h    WORD    ultra DMA mode select (see #00964)
  4032.  46h 186 BYTEs    reserved
  4033.  
  4034. Bitfields for OPTi 82C750 Vendetta (IDE Controller) IDE initialization control:
  4035. Bit(s)    Description    (Table 00961)
  4036.  7-6    bus master IDE PCI bus request when FIFO filled with
  4037.     00 = 32 bytes (early request disabled)
  4038.     01 = 30 bytes
  4039.     10 = 28 bytes
  4040.     11 = 26 bytes
  4041.  5    reserved (1)
  4042.  4    reserved
  4043.  3    secondary IDE disable
  4044.  2    I/O addresses relocatable
  4045.  1-0    IDE device default cycle time
  4046.     00 = >=600ns (PIO mode 0)
  4047.     01 = >=383ns (PIO mode 2)
  4048.     10 = >=240ns (PIO mode 1)
  4049.     11 = >=180ns (PIO mode 3)
  4050. SeeAlso: #00960
  4051.  
  4052. Bitfields for OPTi 82C750 Vendetta (IDE Controller) IDE enhanced feature:
  4053. Bit(s)    Description    (Table 00962)
  4054.  7    reserved
  4055.  6    IDE write concurrency enable
  4056.  5    slave IDE FIFO to ISA bus preemption disable
  4057.  4    IDE arbiter PCI/IDE concurrency support enable
  4058.  3    PCI memory commands enable
  4059.  2    PCI master IDE and IDE cycle concurrency enable
  4060.  1    PCI master X-1-1-1 MIDE enable
  4061.  0    reserved
  4062. SeeAlso: #00960,#00963
  4063.  
  4064. Bitfields for OPTi 82C750 Vendetta (IDE Controller) IDE enhanced mode:
  4065. Bit(s)    Description    (Table 00963)
  4066.  7-6    secondary IDE drive 1 enhanced mode
  4067.     00 = disabled
  4068.     01 = command recovery in 1 LCLK
  4069.     10 = command recovery in 0 LCLK
  4070.     11 = reserved
  4071.  5-4    secondary IDE drive 0 enhanced mode
  4072.     00 = disabled
  4073.     01 = command recovery in 1 LCLK
  4074.     10 = command recovery in 0 LCLK
  4075.     11 = reserved
  4076.  3-2    primary IDE drive 1 enhanced mode
  4077.     00 = disabled
  4078.     01 = command recovery in 1 LCLK
  4079.     10 = command recovery in 0 LCLK
  4080.     11 = reserved
  4081.  1-0    primary IDE drive 0 enhanced mode
  4082.     00 = disabled
  4083.     01 = command recovery in 1 LCLK
  4084.     10 = command recovery in 0 LCLK
  4085.     11 = reserved
  4086. SeeAlso: #00960,#00963
  4087.  
  4088. Bitfields for OPTi 82C750 Vendetta (IDE Controller) ultra DMA mode select:
  4089. Bit(s)    Description    (Table 00964)
  4090.  15    primary IDE disable
  4091.  14-12    reserved
  4092.  11-10    secondary IDE drive 1 ultra DMA mode
  4093.     00 = mode 0
  4094.     01 = mode 1
  4095.     10 = mode 2
  4096.     11 = reserved
  4097.  9-8    secondary IDE drive 0 ultra DMA mode (same values as bits 11-10)
  4098.  7-6    primary IDE drive 1 ultra DMA mode (same values as bits 11-10)
  4099.  5-4    primary IDE drive 0 ultra DMA mode (same values as bits 11-10)
  4100.  3    secondary IDE drive 1 ultra DMA 33 enable
  4101.  2    secondary IDE drive 0 ultra DMA 33 enable
  4102.  1    primary IDE drive 1 ultra DMA 33 enable
  4103.  0    primary IDE drive 0 ultra DMA 33 enable
  4104. SeeAlso: #00960
  4105.  
  4106. Format of PCI Configuration data for OPTi 82C861/82C871 PCI-to-USB Bus Bridge:
  4107. Offset    Size    Description    (Table 00965)
  4108.  00h 64    BYTEs    header (see #00878)
  4109.         (vendor ID 1045h, device ID C861h)
  4110.  40h  4 BYTEs    reserved for testing
  4111.  44h 10 BYTEs    reserved
  4112.  4Eh    BYTE    I2C control
  4113.         bits 7-5: reserved
  4114.         bit 4: I2C data output read-back (read-only)
  4115.         bit 3: I2C clock output read-back (read-only)
  4116.         bit 2: I2C data output
  4117.         bit 1: I2C clock output
  4118.         bit 0: I2C control enable
  4119.  4Fh    BYTE    reserved
  4120.  50h    BYTE    PCI host feature control
  4121.         bits 7-4: reserved
  4122.         bit 3: subsystem vendor ID register write disable
  4123.         bit 2: CLKRUN# enable
  4124.         bit 1: port 2 output disable
  4125.         bit 0: port 1 output disable
  4126.  51h    BYTE    interrupt assignment
  4127.         bit 7: host controller type 
  4128.             0 = Viper-N+ (send 1 data phase on IRQ driveback)
  4129.             1 = FireStar (send 2 data phases on IRQ driveback)
  4130.         bit 6: IRQ driveback enable
  4131.         bit 5: reserved
  4132.         bits 4-0: interrupt assignment
  4133.             00000 = disabled
  4134.             00001 = PCIRQ0# (default) to 00100 = PCIRQ3#,
  4135.             00101 = ACPI0 to 01111 = ACPI10
  4136.             10000 = IRQ0 to 11111 = IRQ15
  4137.  52h  2 BYTEs    reserved
  4138.  54h    DWORD    IRQ driveback address
  4139.         bits 1-0: reserved to 00 (read-only)
  4140.  58h 20 BYTEs    reserved
  4141.  6Ch    DWORD    reserved (test mode enable)
  4142. SeeAlso: #00878,#00929,#00939
  4143.  
  4144. Format of OPTi FireLink/FireBlast Host Controller memory-mapped registers:
  4145. Offset    Size    Description    (Table 00966)
  4146.  00h 256 BYTES    standard OpenHCI registers (see #00902)
  4147. 100h    DWORD    "HceControl"    emulation control (see #00967)
  4148. 104h    DWORD    "HceInput"    legacy Input Buffer (see #00968)
  4149. 108h    DWORD    "HceOutput"    legacy Output Buffer (see #00969)
  4150. 10Ch    DWORD    "HceStatus"    legacy Status (see #00970)
  4151. SeeAlso: #00902,#00965
  4152.  
  4153. Bitfields for OPTi FireLink/FireBlast "HceControl" register:
  4154. Bit(s)    Description    (Table 00967)
  4155.  31-9    reserved
  4156.  8    A20 gate state
  4157.  7    IRQ12 active (write 1 to clear)
  4158.  6    IRQ1 active (write 1 to clear)
  4159.  5    A20 gate sequence
  4160.     1  D1h written to port 64h
  4161.     0  other than D1h written to port 64h
  4162.  4    external IRQ emulation enable
  4163.  3    IRQ enable
  4164.  2    character pending emulation enable
  4165.  1    (read-only) emulation interrupt condition
  4166.  0    emulation enable
  4167. SeeAlso: #00902,PORT 0064h
  4168.  
  4169. Bitfields for OPTi FireLink/FireBlast "HceInput" register:
  4170. Bit(s)    Description    (Table 00968)
  4171.  31-8    reserved
  4172.  7-0    data written to port 60h or 64h
  4173. SeeAlso: #00902,#00970,PORT 0060h,PORT 0064h
  4174.  
  4175. Bitfields for OPTi FireLink/FireBlast "HceOutput" register:
  4176. Bit(s)    Description    (Table 00969)
  4177.  31-8    reserved
  4178.  7-0    data to be returned on read of port 60h
  4179. SeeAlso: #00902,PORT 0060h
  4180.  
  4181. Bitfields for OPTi FireLink/FireBlast "HceStatus" register:
  4182. Bit(s)    Description    (Table 00970)
  4183.  31-8    reserved
  4184.  7    parity error
  4185.  6    time-out
  4186.  5    aux output full enable
  4187.  4    keyboard inhibit switch state
  4188.     0  inhibited
  4189.     1  not inhibited
  4190.  3    data written to port:
  4191.     0  port 60h
  4192.     1  port 64h
  4193.  2    warm/cold boot flag
  4194.  1    input full
  4195.  0    output full
  4196. SeeAlso: #00902,PORT 0060h,PORT 0064h
  4197. --------X-1AB10ASF1066-----------------------
  4198. INT 1A - PCI BIOS v2.0c+ - READ CONFIGURATION DWORD (PicoPower devices)
  4199.     AX = B10Ah subfn 1066h
  4200.     BH = bus number
  4201.     BL = device/function number (bits 7-3 device, bits 2-0 function)
  4202.     DI = register number (0000h-00FFh) (see #00878)
  4203. Return: CF clear if successful
  4204.         ECX = dword read
  4205.     CF set on error
  4206.     AH = status (00h,87h) (see #00729)
  4207.     EAX, EBX, ECX, and EDX may be modified
  4208.     all other flags (except IF) may be modified
  4209. Notes:    this function may require up to 1024 byte of stack; it will not enable
  4210.       interrupts if they were disabled before making the call
  4211.     the meanings of BL and BH on entry were exchanged between the initial
  4212.       drafts of the specification and final implementation
  4213. SeeAlso: AX=B10Ah,AX=B10Ah/SF=8086h
  4214.  
  4215. Format of PicoPower Vesuvius V3-LS ISA Bridge configuration:
  4216. Offset    Size    Description    (Table 00971)
  4217.  00h 64 BYTEs    header (see #00878)
  4218.         (vendor ID 1066h, device ID 0002h or 8002h)
  4219.  40h    WORD    distributed DMA control register (see #00972)
  4220.  42h    BYTE    distributed DMA status register (see #00973)
  4221.  44h    DWORD    slave DMAC CH0 base register (see #00974)
  4222.  48h    DWORD    slave DMAC CH1 base register (see #00974)
  4223.  4Ch    DWORD    slave DMAC CH2 base register (see #00974)
  4224.  50h    DWORD    slave DMAC CH3 base register (see #00974)
  4225.  54h    DWORD    slave DMAC CH5 base register (see #00974)
  4226.  58h    DWORD    slave DMAC CH6 base register (see #00974)
  4227.  5Ch    DWORD    slave DMAC CH7 base register (see #00974)
  4228.  90h    DWORD    PCI-to-ISA bridge configuration register (see #00975)
  4229.  94h    DWORD    ISA memory address positive decode (see #00976)
  4230.  98h    DWORD    I/O address positive decode (see #00977)
  4231.  9Ch    WORD    I/O configuration address register (see #00978)
  4232.  A0h    DWORD    programmable ISA I/O address decoder (see #00979)
  4233.  A4h  6 DWORD    programmable ISA range decoder registers 1-6 (see #00980)
  4234.  C0h 64 BYTEs    reserved
  4235. SeeAlso: #00773
  4236.  
  4237. Bitfields for PicoPower Vesuvius V3-LS distributed DMA control register:
  4238. Bit(s)    Description    (Table 00972)
  4239.  15-6    reserved
  4240.  5    (revision BB & later) secondary slave floppy disk distributed access
  4241.       enable (if bit 1 = 0)
  4242.  4    (revision BB & later) secondary slave hard disk distributed access
  4243.       enable (if bit 1 = 0)
  4244.  3    slave floppy drive port distributed access enable (if bit 1 = 0)
  4245.  2    slave hard drive port distributed access enable (if bit 1 = 0)
  4246.  1    distributed DMA mode
  4247.     0 = master
  4248.     1 = slave
  4249.  0    distributed DMA function enable
  4250. SeeAlso: #00971
  4251.  
  4252. Bitfields for PicoPower Vesuvius V3-LS distributed DMA status register:
  4253. Bit(s)    Description    (Table 00973)
  4254.  7-1    reserved
  4255.  0    DDMA status (write 1 to clear)
  4256. SeeAlso: #00971
  4257.  
  4258. Bitfields for PicoPower Vesuvius V3-LS slave DMAC CH0-7 base register:
  4259. Bit(s)    Description    (Table 00974)
  4260.  31-16    reserved (0)
  4261.  15-7    channel base address
  4262.  6-4    channel base address (hardwired to channel number)
  4263.  3    extended address (0)
  4264.  2-1    size (00 for channel 0-3, 01 for channel 5-7)
  4265.  0    channel enable
  4266. SeeAlso: #00971
  4267.  
  4268. Bitfields for PicoPower Vesuvius V3-LS PCI-to-ISA bridge configuration:
  4269. Bit(s)    Description    (Table 00975)
  4270.  31-15    reserved
  4271.  14    AD/SD/SA bus staggering enable
  4272.  13    ISA bridge PCI positive decode enable
  4273.  12    ISA bridge PCI subtractive decode disable
  4274.  11-10    reserved
  4275.  9    retry enable
  4276.  8    lock input enable
  4277.  7    SERR#/NMI status flag (write 1 to clear)
  4278.  6    PERR#/NMI status flag (write 1 to clear)
  4279.  5    SERR# triggers NMI enable
  4280.  4    PERR# triggers NMI enable
  4281.  3    reserved
  4282.  2-0    (revision BB and later) system configuration setting
  4283. SeeAlso: #00971
  4284.  
  4285. Bitfields for PicoPower Vesuvius V3-LS ISA memory address positive decode:
  4286. Bit(s)    Description    (Table 00976)
  4287.  31-9    reserved
  4288.  8    ISA memory A0000h-AFFFFh and FFA0000h-FFFAFFFFh decode enable
  4289.  7    ISA memory B0000h-BFFFFh and FFB0000h-FFFBFFFFh decode enable
  4290.  6    ISA memory C0000h-C7FFFh and FFC0000h-FFFC7FFFh decode enable
  4291.  5    ISA memory C8000h-CFFFFh and FFC8000h-FFFCFFFFh decode enable
  4292.  4    ISA memory D0000h-D7FFFh and FFD0000h-FFFD7FFFh decode enable
  4293.  3    ISA memory D8000h-DFFFFh and FFD8000h-FFFDFFFFh decode enable
  4294.  2    ISA memory E0000h-E7FFFh and FFE0000h-FFFE7FFFh decode enable
  4295.  1    ISA memory E8000h-EFFFFh and FFE8000h-FFFEFFFFh decode enable
  4296.  0    ISA memory F0000h-FFFFFh and FFF0000h-FFFFFFFFh decode enable
  4297. SeeAlso: #00971
  4298.  
  4299. Bitfields for PicoPower Vesuvius V3-LS I/O address positive decode:
  4300. Bit(s)    Description    (Table 00977)
  4301.  31-24    reserved
  4302.  23    (revision BB and later) I/O read 377h decode enable
  4303.  22    (revision BB and later) I/O read 3F7h decode enable
  4304.  21    PC NET (360h-36Fh) decode enable
  4305.  20    audio 5 (388h-38Bh) decode enable
  4306.  19    audio 4 (250h-25Fh) decode enable
  4307.  18    audio 3 (240h-24Fh) decode enable
  4308.  17    audio 2 (230h-23Fh) decode enable
  4309.  16    audio 1 (220h-22Fh) decode enable
  4310.  15    audio 0 (201h) decode enable
  4311.  14    (revision BB and later) ISA secondary floppy (370h-375h, 377h write)
  4312.       decode enable
  4313.  13    (revision BB and later) ISA primary floppy (3F0h-3F5h, 3F7h write)
  4314.       decode enable
  4315.  12    (revision BB and later) ISA secondary IDE (170h-177h, 376h) decode
  4316.       enable
  4317.  11    (revision BB and later) ISA primary IDE (1F0h-1F7h, 3F6h) decode enable
  4318.  10    ISA LPT3 (3BCh-3BFh, 7BCh-7BEh) decode enable
  4319.  9    ISA LPT2 (278h-27Fh, 678h-67Ah) decode enable
  4320.  8    ISA LPT1 (378h-37Fh, 778h-77Ah) decode enable
  4321.  7    ISA COM4 (2E8h-2EFh) decode enable
  4322.  6    ISA COM3 (3E8h-3EFh) decode enable
  4323.  5    ISA COM2 (2F8h-2FFh) decode enable
  4324.  4    ISA COM1 (3F8h-3FFh) decode enable
  4325.  3    ISA system I/O (00h-FFh) decode enable
  4326.  2    configuration (24h/26h) decode enable
  4327.  1-0    reserved
  4328. SeeAlso: #00971
  4329.  
  4330. Bitfields for PicoPower Vesuvius V3-LS I/O configuration address register:
  4331. Bit(s)    Description    (Table 00978)
  4332.  15-10    reserved
  4333.  9-1    configuration I/O address
  4334.  0    configuration address register enable
  4335. SeeAlso: #00971
  4336.  
  4337. Bitfields for PicoPower Vesuvius V3-LS programmable ISA I/O address decoder:
  4338. Bit(s)    Description    (Table 00979)
  4339.  31-18    reserved
  4340.  17    ISA range decoder 6 read enable
  4341.  16    ISA range decoder 6 write enable
  4342.  15    ISA range decoder 6 type
  4343.     0 = memory
  4344.     1 = I/O
  4345.  14    ISA range decoder 5 read enable
  4346.  13    ISA range decoder 5 write enable
  4347.  12    ISA range decoder 5 type (same values as bit 15)
  4348.  11    ISA range decoder 4 read enable
  4349.  10    ISA range decoder 4 write enable
  4350.  9    ISA range decoder 4 type (same values as bit 15)
  4351.  8    ISA range decoder 3 read enable
  4352.  7    ISA range decoder 3 write enable
  4353.  6    ISA range decoder 3 type (same values as bit 15)
  4354.  5    ISA range decoder 2 read enable
  4355.  4    ISA range decoder 2 write enable
  4356.  3    ISA range decoder 2 type (same values as bit 15)
  4357.  2    ISA range decoder 1 read enable
  4358.  1    ISA range decoder 1 write enable
  4359.  0    ISA range decoder 1 type (same values as bit 15)
  4360. SeeAlso: #00971
  4361.  
  4362. Bitfields for PicoPower Vesuvius V3-LS programmable ISA range decoder 1:
  4363. Bit(s)    Description    (Table 00980)
  4364.  31-16    ISA address compare
  4365.  15-0    ISA device address (memory address bits 23-8, I/O address bits 15-0)
  4366. SeeAlso: #00971
  4367. --------X-1AB10ASF1066-----------------------
  4368. INT 1A - PCI BIOS v2.0c+ - READ CONFIGURATION DWORD (Brooktree devices)
  4369.     AX = B10Ah subfn 1066h
  4370.     BH = bus number
  4371.     BL = device/function number (bits 7-3 device, bits 2-0 function)
  4372.     DI = register number (0000h-00FFh) (see #00878)
  4373. Return: CF clear if successful
  4374.         ECX = dword read
  4375.     CF set on error
  4376.     AH = status (00h,87h) (see #00729)
  4377.     EAX, EBX, ECX, and EDX may be modified
  4378.     all other flags (except IF) may be modified
  4379. Notes:    this function may require up to 1024 byte of stack; it will not enable
  4380.       interrupts if they were disabled before making the call
  4381.     the meanings of BL and BH on entry were exchanged between the initial
  4382.       drafts of the specification and final implementation
  4383. SeeAlso: AX=B10Ah,AX=B10Ah/SF=8086h
  4384.  
  4385. Format of Brooktree Bt8230 ATM controller configuration:
  4386. Offset    Size    Description    (Table 00981)
  4387.  00h 64 BYTEs    header (see #00878)
  4388.         (vendor ID 109Eh, device ID 8230h)
  4389.  10h    DWORD    address at which to map external memory (multiple of 16M)
  4390.         internal registers are mapped at offsets 0000h-01FFh; Bt8222
  4391.           registers are mapped at 0200h-03FFh, and T1/E1 Framer
  4392.           registers are mapped at 0800h-0FFFh.    Only 32-bit memory
  4393.           accesses are used
  4394.  40h    BYTE    maximum burst length (00h not allowed, default = 10h)
  4395.  41h    BYTE    "SPECIAL_STATUS"
  4396.         bit 3: attempted to perform DMA on PCI while bus-mastering
  4397.               disabled in PCI command word
  4398.         bit 2: PCI/DMA synchronization error occurred
  4399.         bit 1: PCI bus master encountered fatal error
  4400.         bit 0: direction of transaction which encountered error
  4401.             =0 write (refer to offset 48h)
  4402.             =1 read (refer to offset 44h)
  4403.         Note:    bits 3-1 are write-clear, bit 0 is read-only
  4404.  42h  2 BYTEs    unused
  4405.  44h    DWORD    current read target address for PCI bus master (read-only)
  4406.  48h    DWORD    current write target address for PCI bus master (read-only)
  4407.  4Ch 180 BYTEs    reserved
  4408. SeeAlso: #00790
  4409. --------X-1AB10ASF1106-----------------------
  4410. INT 1A - PCI BIOS v2.0c+ - READ CONFIGURATION DWORD (VIA Technologies devices)
  4411.     AX = B10Ah subfn 1106h
  4412.     BH = bus number
  4413.     BL = device/function number (bits 7-3 device, bits 2-0 function)
  4414.     DI = register number (0000h-00FFh) (see #00878)
  4415. Return: CF clear if successful
  4416.         ECX = dword read
  4417.     CF set on error
  4418.     AH = status (00h,87h) (see #00729)
  4419.     EAX, EBX, ECX, and EDX may be modified
  4420.     all other flags (except IF) may be modified
  4421. Notes:    this function may require up to 1024 byte of stack; it will not enable
  4422.       interrupts if they were disabled before making the call
  4423.     the meanings of BL and BH on entry were exchanged between the initial
  4424.       drafts of the specification and final implementation
  4425. SeeAlso: AX=B10Ah,AX=B10Ah/SF=8086h
  4426.  
  4427.  
  4428. Format of Via Technologies' VT82C580VPX CPU-PCI bridge configuration:
  4429. Offset    Size    Description    (Table 00982)
  4430.  00h 64 BYTEs    header (see #00878)
  4431.         (vendor ID 1106h, device ID 0585h)
  4432.  40h 16 BYTEs    unused
  4433.  50h    BYTE    cache control 1
  4434.  51h    BYTE    cache control 2
  4435.  52h    BYTE    non-cacheable control
  4436.  53h    BYTE    system performance control
  4437.  54h    BYTE    non-cacheable region 1 (high)
  4438.  55h    BYTE    non-cacheable region 1 (low)
  4439.  56h    BYTE    non-cacheable region 2 (high)
  4440.  57h    BYTE    non-cacheable region 2 (low)
  4441.  58h    BYTE    DRAM configuration 1
  4442.  59h    BYTE    DRAM configuration 2
  4443.  5Ah  6    BYTEs    DRAM row N ending address (N=0-5)
  4444.  60h    BYTE    DRAM type
  4445.  61h    BYTE    shadow RAM control 1
  4446.  62h    BYTE    shadow RAM control 2
  4447.  63h    BYTE    shadow RAM control 3
  4448.  64h    BYTE    DRAM reference timing
  4449.  65h    BYTE    DRAM timing control 1 (see #00996)
  4450.  66h    BYTE    DRAM timing control 2 (see #00997)
  4451.  67h    BYTE    32-bit DRAM width (see #00998)
  4452.  68h    BYTE
  4453.  69h    BYTE    reserved ("do not program")
  4454.  6Ah    BYTE    refresh counter
  4455.  6Bh    BYTE    refresh control
  4456.  6Ch    BYTE    SDRAM control
  4457.  6Dh    BYTE    DRAM control drive strength
  4458.  6Eh  2 BYTEs    reserved
  4459.  70h    BYTE    PCI buffer control
  4460.  71h    BYTE    CPU-to-PCI flow control 1
  4461.  72h    BYTE    CPU-to-PCI flow control 2
  4462.  73h    BYTE    PCI master control 1
  4463.  74h    BYTE    PCI master control 2
  4464.  75h    BYTE    PCI arbitration 1
  4465.  76h    BYTE    PCI arbitration 2
  4466.  77h    BYTE    reserved for chip test
  4467.  78h 136 BYTEs    reserved
  4468. !!!via\580vpx.pdf
  4469. SeeAlso: #00817
  4470.  
  4471. Format of AMD-640 System Controller:
  4472. Offset    Size    Description    (Table 00983)
  4473.  00h 64 BYTEs    header (see #00878)
  4474.         (vendor ID 1106h, device ID 0595h)
  4475.  0Dh    BYTE    latency timer (bits 7-3)
  4476.         00h = 32*8 PCI clocks
  4477.         01h = 1*8 PCI clocks
  4478.         N = N*8 PCI clocks
  4479.  40h 16 BYTEs    unused???
  4480.  50h    BYTE    cache control 1 (see #00984)
  4481.  51h    BYTE    cache control 2 (see #00985)
  4482.  52h    BYTE    non-cacheable control (see #00986)
  4483.  53h    BYTE    system performance control (see #00987)
  4484.  54h    WORD    non-cacheable region 1 (see #00988)
  4485.  56h    WORD    non-cacheable region 2 (see #00988)
  4486.  58h    BYTE    DRAM configuration register 1 (see #00989)
  4487.  59h    BYTE    DRAM configuration register 2 (see #00990)
  4488.  5Ah  6    BYTEs    end of DRAM banks 0-5
  4489.         each register specifies bits 29-22 of the bank's ending address
  4490.  60h    BYTE    DRAM type (see #00991)
  4491.  61h    BYTE    shadow RAM control register 1 (see #00992)
  4492.  62h    BYTE    shadow RAM control register 2 (see #00993)
  4493.  63h    BYTE    shadow RAM control register 3 (see #00994)
  4494.  64h    BYTE    DRAM timing (see #00995)
  4495.  65h    BYTE    DRAM control register 1 (see #00996)
  4496.  66h    BYTE    DRAM control register 2 (see #00997)
  4497.  67h    BYTE    32-bit DRAM width control register (see #00998)
  4498.  68h  2 BYTEs    reserved
  4499.  6Ah    BYTE    DRAM refresh counter (in units of 16 CPU clocks)
  4500.  6Bh    BYTE    DRAM refresh control register (see #00999)
  4501.  6Ch    BYTE    SDRAM control register (see #01000)
  4502.  6Dh    BYTE    DRAM drive strength control register (see #01001)
  4503.  6Eh    BYTE    ECC control register (see #01002)
  4504.  6Fh    BYTE    ECC status register (see #01003)
  4505.  70h    BYTE    PCI buffer control (see #01004)
  4506.  71h    BYTE    CPU-to-PCI flow control 1 (see #01005)
  4507.  72h    BYTE    CPU-to-PCI flow control 2 (see #01006)
  4508.  73h    BYTE    PCI target control (see #01007)
  4509.  74h    BYTE    PCI initiator control (see #01008)
  4510.  75h    BYTE    PCI arbitration control 1 (see #01009)
  4511.  76h    BYTE    PCI arbitration control 2 (see #01010)
  4512.  77h 137 BYTEs    reserved
  4513. Note:    the AMD-640 uses PCI configuration mechanism #1; bus/device/function
  4514.       are always 00h/00h/00h
  4515. SeeAlso: #00817,#01011
  4516.  
  4517. Bitfields for AMD-640 Cache Control Register 1:
  4518. Bit(s)    Description    (Table 00984)
  4519.  7-6    cache enable
  4520.     00 disabled
  4521.     01 initialization (BIOS fills L2 cache to known state)
  4522.     10 enabled (normal operation)
  4523.     11 reserved
  4524.  5    reserved (do not change)
  4525.  4-3    tag configuration
  4526.     00 eight tag bits, no "modify" bit
  4527.     01 seven tag bits, one modify bit
  4528.     10 ten tag bits, no modify bit
  4529.     11 nine tag bits, one modify bit
  4530.  2    reserved (0)
  4531.  1-0    type of cache RAM
  4532.     00 none
  4533.     01 reserved
  4534.     10 burst SRAM
  4535.     11 pipeline burst SRAM
  4536. SeeAlso: #00983,#00985
  4537.  
  4538. Bitfields for AMD-640 Cache Control Register 2:
  4539. Bit(s)    Description    (Table 00985)
  4540.  7-6    reserved (0)
  4541.  5    backoff processor until L2 cache filled
  4542.  4    reserved (0)
  4543.  3    two banks of SRAM instead of one
  4544.  2    reserved (0)
  4545.  1-0    L2 cache size
  4546.     00 = 256K
  4547.     01 = 512K
  4548.     10 = 1M
  4549.     11 = 2M
  4550. SeeAlso: #00983,#00984,#00986
  4551.  
  4552. Bitfields for AMD-640 Non-Cacheable Control Register:
  4553. Bit(s)    Description    (Table 00986)
  4554.  7    segment C000h-C7FFh cacheable and write-protected
  4555.  6    D000h-DFFFh cacheable and write-protected
  4556.  5    E000h-EFFFh cacheable and write-protected
  4557.  4    F000h-FFFFh cacheable and write-protected
  4558.  3    reserved (0)
  4559.  2    force L2 cache fill
  4560.  1    reserved (1)
  4561.  0    L2 write mode (0 = writeback, 1 = write-through)
  4562. SeeAlso: #00983,#00985,#00987
  4563.  
  4564. Bitfields for AMD-640 System Performance Control Register:
  4565. Bit(s)    Description    (Table 00987)
  4566.  7    enable read-around-write
  4567.  6    enable cache read pipeline cycle
  4568.  5    enable cache write pipeline cycle
  4569.  4    enable DRAM pipeline cycle
  4570.  3    enable PCI Peer Concurrence (PCI initiator can transfer to another
  4571.       PCI device without blocking memory or CPU bus)
  4572.  2-0    reserved (0)
  4573. SeeAlso: #00983,#00986
  4574.  
  4575. Bitfields for AMD-640 Non-Cacheable Region register:
  4576. Bit(s)    Description    (Table 00988)
  4577.  15-11    bits 20-16 of region's base address
  4578.  10-8    size of non-cacheable area
  4579.     000 disabled
  4580.     001 = 64K
  4581.     010 = 128K
  4582.     ...
  4583.     110 = 2M
  4584.     111 = 4M
  4585.  7-0    bits 28-21 of region's base address
  4586. SeeAlso: #00983,#00989
  4587.  
  4588. Bitfields for AMD-640 DRAM Configuration Register 1:
  4589. Bit(s)    Description    (Table 00989)
  4590.  7-5    type of address mapping for memory banks 0 and 1
  4591.     ---EDO/FastPageMode---
  4592.     000 eight-bit column address
  4593.     001 nine-bit column address
  4594.     010 ten-bit column address
  4595.     011 eleven-bit column address
  4596.     100 twelve-bit column address
  4597.     other reserved
  4598.     ---SDRAM---
  4599.     0xx = 16-Mbit SDRAM (see #00991)
  4600.     1xx = 64-Mbit SDRAM
  4601.  4    reserved (0)
  4602.  3-1    type of address mapping ofr memory banks 2 and 3
  4603.  0    reserved (0)
  4604. SeeAlso: #00983,#00990
  4605.  
  4606. Bitfields for AMD-640 DRAM Configuration Register 2:
  4607. Bit(s)    Description    (Table 00990)
  4608.  7-5    type of address mapping for memory banks 4 and 5 (see #00989)
  4609.  4-3    reserved (0)
  4610.  2-0    last populated memory bank
  4611.     000 - 101 = Bank0 - Bank5
  4612.     110,111 reserved
  4613. Note:    banks 2-4 are non-cacheable if tag RAM is ten bits + modified bit
  4614. SeeAlso: #00983,#00989
  4615.  
  4616. Bitfields for AMD-640 DRAM Type register:
  4617. Bit(s)    Description    (Table 00991)
  4618.  7-6    reserved
  4619.  5-4    type of DRAM in banks 4 and 5
  4620.     00 fast page mode (FPM)
  4621.     01 extended data out (EDO)
  4622.     10 reserved
  4623.     11 synchronous DRAM (SDRAM)
  4624.  3-2    type of DRAM in banks 2 and 3
  4625.  1-0    type of DRAM in banks 0 and 1
  4626. SeeAlso: #00983,#00989,#00990
  4627.  
  4628. Bitfields for AMD-640 Shadow RAM Control Register 1:
  4629. Bit(s)    Description    (Table 00992)
  4630.  7-6    segment CC00h-CFFFh shadow RAM control
  4631.     00 shadowing disabled
  4632.     01 write enabled
  4633.     10 read enabled
  4634.     11 both read and write enabled
  4635.  5-4    segment C800h-CBFFh shadow RAM control
  4636.  3-2    segment C400h-C7FFh shadow RAM control
  4637.  1-0    segment C000h-C3FFh shadow RAM control
  4638. SeeAlso: #00983,#00993,#00994
  4639.  
  4640. Bitfields for AMD-640 Shadow RAM Control Register 2:
  4641. Bit(s)    Description    (Table 00993)
  4642.  7-6    segment DC00h-DFFFh shadow RAM control
  4643.     00 shadowing disabled
  4644.     01 write enabled
  4645.     10 read enabled
  4646.     11 both read and write enabled
  4647.  5-4    segment D800h-DBFFh shadow RAM control
  4648.  3-2    segment D400h-D7FFh shadow RAM control
  4649.  1-0    segment D000h-D3FFh shadow RAM control
  4650. SeeAlso: #00983,#00992,#00994
  4651.  
  4652. Bitfields for AMD-640 Shadow RAM Control Register 3:
  4653. Bit(s)    Description    (Table 00994)
  4654.  7-6    segment E000h-EFFFh shadow RAM control
  4655.     00 shadowing disabled
  4656.     01 write enabled
  4657.     10 read enabled
  4658.     11 both read and write enabled
  4659.  5-4    segment F000h-FFFFh shadow RAM control
  4660.  3-2    ISA memory hole
  4661.     00 none
  4662.     01 = 512K-640K
  4663.     10 = 15M-16M
  4664.     11 = 14M-16M
  4665.  1    enable SMI redirection
  4666.     if set: 30000h-3FFFFh redirected to B0000h, 40000h-4FFFFh to A0000h
  4667.  0    redirect video RAM accesses (A0000h-BFFFFh) to system DRAM rather than
  4668.       PCI bus (used to initialize SMRAM at B0000h)
  4669. SeeAlso: #00983,#00992,#00993
  4670.  
  4671. Bitfields for AMD-640 DRAM Timing register:
  4672. Bit(s)    Description    (Table 00995)
  4673.  7-6    RAS# precharge time
  4674.     00 = 2T (for 50ns DRAM) [T = HCLK period]
  4675.     01 = 3T (60ns)
  4676.     10 = 4T (70ns)
  4677.     11 = 6T
  4678.  5-4    RAS# pulse width
  4679.     00 = 3T (for 50ns DRAM)
  4680.     01 = 4T (60ns)
  4681.     10 = 5T (70ns)
  4682.     11 = 6T
  4683.  3-2    CAS# pulse width
  4684.     FPM: 00=1T, 01=2T, 10=3T, 11=4T
  4685.     EDO: 00=4T, 01=1T, 10=2T, 11=3T
  4686.  1    write pulse width (0 = 1T, 1 = 2T)
  4687.  0    delay from column address to CAS# (0 = 1T, 1 = 2T)
  4688. SeeAlso: #00983,#00994
  4689.  
  4690. Bitfields for AMD-640 DRAM Control Register 1:
  4691. Bit(s)    Description    (Table 00996)
  4692.  7-6    page mode control
  4693.     00 close page after access
  4694.     01 reserved
  4695.     10 keep page open until timeout or page miss
  4696.     11 close page if processor has not accessed DRAM for 8 CPU cycles
  4697.  5    enable fast DRAM decoding
  4698.  4    reduce EDO DRAM leadoff cycle from 6T to 5T
  4699.  3    delay DRAM data latch by 1/2 clock
  4700.  2    (AMD-640) reserved
  4701.     (VT82C580VPX) Pin88 function (0 = DB32, 1 = TA9)
  4702.  1    reserved (0)
  4703.  0    delay DRAM read cycle by 1T whenever write buffer contains data
  4704.     must be set if read-around-write is enabled (see #00987)
  4705. SeeAlso: #00983,#00997,#00982
  4706.  
  4707. Bitfields for AMD-640 DRAM Control Register 2:
  4708. Bit(s)    Description    (Table 00997)
  4709.  7    enable EDO test mode
  4710.     when set, EDO RAM contents will read correctly, FPM not
  4711.  6    reserved (0)
  4712.  5-3    (AMD-640) reserved (0)
  4713.  5    (VT82C580VPX) SDRAM CAS# latency (0 = latency 2, 1 = latency 3)
  4714.  4    (VT82C580VPX) reserved (0)
  4715.  3    (VT82C580VPX) enable Turbo EDO mode (0 = x-2-2-2, 1 = x-1-1-1 bursts)
  4716.  2    add one wait state for memory data-to-host data pop
  4717.  1    reduce RAS# precharge by 1T for SDRAM
  4718.  0    reduce RAS# to CAS# delay for SDRAM
  4719. Note:    bits 1 and 0 have no effect unless SDRAM has been selected via the
  4720.       DRAM type register (see #00991)
  4721. SeeAlso: #00983,#00996,#00982
  4722.  
  4723. Bitfields for AMD-640 32-bit DRAM Width Control register:
  4724. Bit(s)    Description    (Table 00998)
  4725.  7    RAS# to Column Address delay (0 = 1T, 1 = 2T)
  4726.  6    delay NA# by 1T
  4727.  5-0    widths of banks 5 - 0
  4728.     AMD-640 documentation clains that all bits should be cleared
  4729.     for VT82C580VPX, settings are 0 = 64-bit, 1 = 32-bit (only applicable
  4730.       when two banks of PBSRAM are installed)
  4731. SeeAlso: #00983,#00982,#00997,#00999
  4732.  
  4733. Bitfields for AMD-640 DRAM Refresh Control register:
  4734. Bit(s)    Description    (Table 00999)
  4735.  7    enable CAS#-before-RAS# refresh
  4736.  6    enable burst refresh (four rows every 60 us, not one every 15 us)
  4737.  5-0    reserved (0)
  4738. SeeAlso: #00983,#00998
  4739.  
  4740. Bitfields for AMD-640 SDRAM Control Register:
  4741. Bit(s)    Description    (Table 01000)
  4742.  7    enable 4-bank interleave for 64-Mbit SDRAMs (when bit 5 set)
  4743.  6    enable SDRAM burst write
  4744.  5    enable SDRAM bank interleave
  4745.     (when set, reduces 3-line burst from 8-1-1-1-3-1-1-1-3-1-1-1 to 8-1...)
  4746.  4    reserved (0)
  4747.  3    SDRAM CAS# latency (0 = latency 2, 1 = latency 3)
  4748.  2-0    SDRAM Operation Mode
  4749.     000 normal SDRAM
  4750.     001 enable NOP command
  4751.     010 convert CPU-to-DRAM cycles into All Banks Precharge command
  4752.     011 convert CPU-to-DRAM cycles into commands on MA[11:0]
  4753.     100 enable CAS#-before-RAS# cycles
  4754.     other reserved
  4755. SeeAlso: #00983,#00999
  4756.  
  4757. Bitfields for AMD-640 DRAM Drive Strength Control register:
  4758. Bit(s)    Description    (Table 01001)
  4759.  7    bank decoding test (1="for production test only. DO NOT SET.")
  4760.  6    strength of MA[1:0] drive (0 = 12ma, 1 = 24ma)
  4761.  5    function of N17 and M17 pins
  4762.     0 N17 is RAS5#, M17 is RAS4#
  4763.     1 N17 is MA1, M17 is MA0
  4764.  4    force SMM mode (when set, act as if SMIACT# is asserted)
  4765.  3    strength of SDRAM command lines (0 = 12ma, 1 = 24ma)
  4766.  2    strength of MA[13:2] and WEx# drive (0 = 12ma, 1 = 24ma)
  4767.  1    strength of CAS# drive (0 = 12ma, 1 = 24ma)
  4768.  0    strength of RAS# drive (0 = 12ma, 1 = 24ma)
  4769. SeeAlso: #00983,#00999
  4770.  
  4771. Bitfields for AMD-640 ECC Control Register:
  4772. Bit(s)    Description    (Table 01002)
  4773.  7    ECC mode select (0 = parity, 1 = ECC)
  4774.  6    reserved (0)
  4775.  5    assert SERR# for ECC multibit errors
  4776.  4    assert SERR# for ECC single-bit errors
  4777.  3    add 1T for SDRAM read cycles with ECC (required when ECC mode enabled)
  4778.  2    enable ECC for banks 5 and 4
  4779.  1    enable ECC for banks 3 and 2
  4780.  0    enable ECC for banks 1 and 0
  4781. SeeAlso: #00983,#01003
  4782.  
  4783. Bitfields for AMD-640 ECC Status Register:
  4784. Bit(s)    Description    (Table 01003)
  4785.  7    multi-bit error detected (write-clear)
  4786.  6-4    number of DRAM bank containing multi-bit error (write-clear)
  4787.  3    single-bit error detected (write-clear)
  4788.  2-0    number of DRAM bank containing single-bit error (write-clear)
  4789. SeeAlso: #00983,#01002
  4790.  
  4791. Bitfields for AMD-640 PCI Buffer Control register:
  4792. Bit(s)    Description    (Table 01004)
  4793.  7    enable CPU-to-PCI posted writes
  4794.  6    enable PCI-to-DRAM posted writes
  4795.  5    enable PCI-to-DRAM prefetch
  4796.  4-2    reserved (0)
  4797.  1    disable PCI retry for processor QuadWord access
  4798.  0    CPU-to-PCI buffer flushing
  4799.     0 flushing has priority over bus grants
  4800.     1 bus-grant to another PCI initiator has priority over flushing
  4801. SeeAlso: #00983
  4802.  
  4803. Bitfields for AMD-640 CPU-to-PCI Flow Control 1 register:
  4804. Bit(s)    Description    (Table 01005)
  4805.  7,3    PCI burst control
  4806.     00 no bursts, every write goes to write buffer
  4807.     01 burst writes placed in write buffer, non-burst writes sent to PCI
  4808.           bus immediately after write buffers flushed
  4809.     1x all writes go to write buffer; bursting performed for burstable
  4810.           transactions
  4811.  6    enable byte merge
  4812.  5    reserved (1)
  4813.  4    enable posted PCI I/O cycle writes
  4814.  2    eanble fast back-to-back PCI writes
  4815.  1    enable quick frame generation (FRAME# asserted one clock early)
  4816.  0    add one wait state to IRDY#
  4817. SeeAlso: #00983,#01006
  4818.  
  4819. Bitfields for AMD-640 CPU-to-PCI Flow Control 2 register:
  4820. Bit(s)    Description    (Table 01006)
  4821.  7    unsuccessful retry (16 or 64 times) has occurred (write-clear)
  4822.  6    retry timeout action
  4823.     0 retry continuously, recording status
  4824.     1 flush buffer; if reading, return FFFFFFFFh
  4825.  5-4    retry count and backoff
  4826.     00 retry twice, backoff processor
  4827.     01 retry 16 times, set bit 7 on failure
  4828.     10 retry four times, backoff processor
  4829.     11 retry 64 times, set bit 7 on failure
  4830.  3    discard failed data from write buffer when retry fails
  4831.  2    backoff processor if PCI read retry fails
  4832.  1    assert FRAME# one cycle earlier than indicated by offset 71h bit 1
  4833.  0    reduce TRDY#-to-BRDY# by one HCLK on processor reads of PCI target
  4834. SeeAlso: #00983,#01005,#01007
  4835.  
  4836. Bitfields for AMD-640 PCI Target Control register:
  4837. Bit(s)    Description    (Table 01007)
  4838.  7    slow memory decoding (must be set if fast back-to-back cycles enabled)
  4839.  6    add one wait state to TRDY# response on reads
  4840.  5    add one wait state to TRDY# response on writes
  4841.  4    reserved (0)
  4842.  3    assert STOP# after write timeout
  4843.  2    assert STOP# after read timeout
  4844.  1    enable sampling of PCI LOCK# pin
  4845.  0    force AMD-640 to initiate PCI arbitration if FRAM# not asserted within
  4846.       16 PCI clocks of last GNT#
  4847. SeeAlso: #00983,#01006,#01008
  4848.  
  4849. Bitfields for AMD-640 PCI Initiator Control register:
  4850. Bit(s)    Description    (Table 01008)
  4851.  7    enable enhanced PCI commands (Memory Read Line, Memory Read Multiple,
  4852.       and Memory Write and Invalidate)
  4853.  6    enable single-write byte merging
  4854.  5-0    reserved (0)
  4855. SeeAlso: #00983,#01007,#01008
  4856.  
  4857. Bitfields for AMD-640 PCI Arbitration Control 1 register:
  4858. Bit(s)    Description    (Table 01009)
  4859.  7    arbitration priority
  4860.     0 = fixed (high-to-low is REQ1#, REQ2#, REQ3#, REQ4#, PREQ#, and CPU)
  4861.     1 = fair (round-robin) arbitration
  4862.  6    arbitration mode
  4863.     0 arbitrate at end of REQ#
  4864.     1 arbitrate at end of each FRAME# (allows pre-emption by a
  4865.       higher-priority initiator)
  4866.  5-4    reserved (0)
  4867.  3-0    number of idle time periods of 32 PCI clocks before arbitration is
  4868.       forced (0000 disables timeout)
  4869. SeeAlso: #00983,#01008,#01010
  4870.  
  4871. Bitfields for AMD-640 PCI Arbitration Control 2 register:
  4872. Bit(s)    Description    (Table 01010)
  4873.  7    enable initiator priority rotation
  4874.     =0 use arbitration priority as set by offset 75h bit 7 (see #01009)
  4875.  6    reserved (0)
  4876.  5-4    initiator priority rotation control
  4877.     00 disabled (use offset 75h bit 7 setting)
  4878.     01 grant to processor after every PCI initiator grant
  4879.     10 grant to processor after every other PCI initiator grant
  4880.     11 grant to processor after every three PCI initiator grants
  4881.  3-0    reserved (0)
  4882. SeeAlso: #00983,#01009
  4883.  
  4884. Format of AMD-645 Peripheral Bus Controller, function 0 (PCI-ISA bridge) data:
  4885. Offset    Size    Description    (Table 01011)
  4886.  00h 64 BYTEs    header (see #00878)
  4887.         (vendor ID 1106h, device ID 0586h)
  4888.  40h    BYTE    ISA bus control (see #01012)
  4889.  41h    BYTE    ISA Test Mode (see #01013)
  4890.  42h    BYTE    ISA clock control (see #01014)
  4891.  43h    BYTE    ROM Decode Control (see #01015)
  4892.  44h    BYTE    keyboard controller control (see #01016)
  4893.  45h    BYTE    Type F DMA control (see #01017)
  4894.  46h    BYTE    Miscellaneous control 1 (see #01018)
  4895.  47h    BYTE    Miscellaneous control 2 (see #01019)
  4896.  48h    BYTE    Miscellaneous control 3 (see #01020)
  4897.  49h    BYTE    reserved
  4898.  4Ah    BYTE    IDE interrupt routing (see #01021)
  4899.  4Bh    BYTE    reserved
  4900.  4Ch    BYTE    PCI memory hole bottom, bits 23-16
  4901.  4Dh    BYTE    PCI memory hole top, bits 23-16
  4902.         (if top is <= bottom, hole is disabled)
  4903.  4Eh    WORD    DMA/Master memory access control 3 (see #01022)
  4904.  50h    BYTE    PnP DRQ Routing (see #01023)
  4905.  51h  3    BYTEs    reserved
  4906.  54h    BYTE    PCI IRQ Edge/Level selection (see #01024)
  4907.  55h    BYTE    PnP Routing for external MIRQ0/1 (see #01025)
  4908.  56h    BYTE    PnP Routing for PCI INTB/INTA (see #01027)
  4909.  57h    BYTE    PnP Routing for PCI INTD/INTC (see #01028)
  4910.  58h    BYTE    PnP Routing for external MIRQ2 (see #01029)
  4911.  59h    BYTE    MIRQ pin configuration (see #01030)
  4912.  5Ah    BYTE    XD Power-On Strap Options (see #01031)
  4913.  5Bh    BYTE    internal RTC test mode (see #01032)
  4914.  5Ch  4 BYTEs    reserved
  4915.  60h    WORD    distributed DMA, channel 0 base address/enable (see #01033)
  4916.  62h    WORD    distributed DMA, channel 1 base address/enable (see #01033)
  4917.  64h    WORD    distributed DMA, channel 2 base address/enable (see #01033)
  4918.  66h    WORD    distributed DMA, channel 3 base address/enable (see #01033)
  4919.  68h    WORD    reserved
  4920.  6Ah    WORD    distributed DMA, channel 5 base address/enable (see #01033)
  4921.  6Ch    WORD    distributed DMA, channel 6 base address/enable (see #01033)
  4922.  6Eh    WORD    distributed DMA, channel 7 base address/enable (see #01033)
  4923.  70h 144 BYTEs    reserved
  4924. SeeAlso: #00817,#00983,#01034,#01046
  4925.  
  4926. Bitfields for AMD-645 ISA Bus Control register:
  4927. Bit(s)    Description    (Table 01012)
  4928.  7    extra delay on ISA commands (default is disabled)
  4929.  6    enable extended ISA bus ready (default is disabled)
  4930.  5    ISA slave wait states (0=4 wait states [default], 1=5 wait states)
  4931.  4    chipset I/O wait states (0=2 wait states [default], 1=4 wait states)
  4932.  3    I/O recovery time enabled
  4933.  2    enable extended ALE
  4934.  1    no ROM wait states (default is clear, 1 wait state)
  4935.  0    enable ROM writes
  4936. SeeAlso: #01011
  4937.  
  4938. Bitfields for AMD-645 ISA Test Mode register:
  4939. Bit(s)    Description    (Table 01013)
  4940.  7-6    reserved (0)
  4941.  5    enable fast reset via PORT 0092h
  4942.  4    reserved (0)
  4943.  3    double DMA clock (=0 DMA at 1/2 ISA clock, =1 DMA at full ISA clock)
  4944.  2-0    reserved (0)
  4945. SeeAlso: #01011,#01012,#01014
  4946.  
  4947. Bitfields for AMD-645 ISA Clock Control register:
  4948. Bit(s)    Description    (Table 01014)
  4949.  7    disable "Latch IO16#"
  4950.  6-4    reserved (0)
  4951.  3    enable ISA Bus clock select via bits 2-0 (=0 use PCLK/4)
  4952.  2-0    ISA Bus clock select
  4953.     000 PCLK/3 (default)
  4954.     001 PCLK/2
  4955.     010 PCLK/4
  4956.     011 PCLK/6
  4957.     100 PCLK/5
  4958.     101 PCLK/10
  4959.     110 PCLK/12
  4960.     111 OSC/2
  4961. Note:    in order to safely change the ISA clock, bit 3 must first be cleared,
  4962.       then bits 2-0 may be changed, and finally bit 3 can be set again
  4963. SeeAlso: #01011,#01013
  4964.  
  4965. Bitfields for AMD-645 ROM Decode Control register:
  4966. Bit(s)    Description    (Table 01015)
  4967.  7    enable 64K ROM at FFFE00000h-FFFEFFFFh
  4968.  6    enable 384K ROM at FFF80000h-FFFDFFFFh
  4969.  5    enable 32K ROM at E8000h-EFFFFh
  4970.  4    enable 32K ROM at E0000h-E7FFFh
  4971.  3    enable 32K ROM at D8000h-D8FFFh
  4972.  2    enable 32K ROM at D0000h-D7FFFh
  4973.  1    enable 32K ROM at C8000h-CFFFFh
  4974.  0    enable 32K ROM at C0000h-C7FFFh
  4975. SeeAlso: #01011
  4976.  
  4977. Bitfields for AMD-645 Keyboard Controller Control register:
  4978. Bit(s)    Description    (Table 01016)
  4979.  7-4    reserved (0)
  4980.  3    enable Mouse Lock
  4981.  2-0    reserved (0)
  4982. SeeAlso: #01011
  4983.  
  4984. Bitfields for AMD-645 Type-F DMA Control register:
  4985. Bit(s)    Description    (Table 01017)
  4986.  7    enable line buffer from ISA Master/DMA to PCI
  4987.  6-4    enable Type F timing on DMA Channels 7, 6, 5
  4988.  3-0    enable Type F timing on DMA Channels 3-0
  4989. SeeAlso: #01011
  4990.  
  4991. Bitfields for AMD-645 Miscellaneous Control 1 register:
  4992. Bit(s)    Description    (Table 01018)
  4993.  7-5    reserved (0)
  4994.  4    enable command register test mode
  4995.     (when set, PCI offset 04h bits 0-1 become writable and bit 3 read-only)
  4996.  3-2    reserved (0)
  4997.  1    disallow interruptions of PCI burst reads
  4998.  0    enable posted memory writes
  4999. SeeAlso: #01011,#01019,#01020
  5000.  
  5001. Bitfields for AMD-645 Miscellaneous Control 2 register:
  5002. Bit(s)    Description    (Table 01019)
  5003.  7    use INIT as CPU reset signal instead of CPURST
  5004.  6    enable PCI transaction delay
  5005.  5    enable ports 04D0h-04D1h (per EISA spec)
  5006.  4    enable interrupt controller shadow register
  5007.  3    reserved (0)
  5008.  2    enable write delay transaction time-out timer
  5009.  1    enable read delay transaction time-out timer
  5010.  0    software PCI reset -- set to cause a PCI reset via PCIRST pin
  5011. SeeAlso: #01011,#01018,#01020,PORT 04D0h
  5012.  
  5013. Bitfields for AMD-645 Miscellaneous Control 3 register:
  5014. Bit(s)    Description    (Table 01020)
  5015.  7-4    reserved (0)
  5016.  3    disable RTC PORT 0074h and PORT 0075h
  5017.  2    disable integrated USB controller
  5018.  1    disable integrated IDE controller
  5019.  0    add 512K to offset 4Eh bits 15-12 at top of PCI memory
  5020. SeeAlso: #01011,#01018,#01019,PORT 0074h"AMD-645"
  5021.  
  5022. Bitfields for AMD-645 IDE Interrupt Routing register:
  5023. Bit(s)    Description    (Table 01021)
  5024.  7    wait for PGNT before Grant to ISA Master/DMA
  5025.  6    port 00xxh bus select (0=access via SD bus, 1=access via XD bus)
  5026.  5-4    reserved (0)
  5027.  3-2    secondary IDE channel IRQ (same encoding as primary)
  5028.  1-0    primary IDE channel IRQ
  5029.     00 IRQ14 (default for primary)
  5030.     01 IRQ15 (default for secondary)
  5031.     10 IRQ10
  5032.     11 IRQ11
  5033. SeeAlso: #01011
  5034.  
  5035. Bitfields for AMD-645 DMA/Master Memory Access Control 3 register:
  5036. Bit(s)    Description    (Table 01022)
  5037.  15-12    top of PCI memory for ISA DMA/Master access, bits 23-20, less 1
  5038.  11    accesses to E0000h-EFFFFh forwarded to PCI
  5039.  10    accesses to A0000h-BFFFFh forwarded to PCI
  5040.  9    accesses to 80000h-9FFFFh forwarded to PCI
  5041.  8    accesses to 00000h-7FFFFh forwarded to PCI
  5042.  7    accesses to DC000h-DFFFFh forwarded to PCI
  5043.  6    accesses to D8000h-DBFFFh forwarded to PCI
  5044.  5    accesses to D4000h-D7FFFh forwarded to PCI
  5045.  4    accesses to D0000h-D3FFFh forwarded to PCI
  5046.  3    accesses to CC000h-CFFFFh forwarded to PCI
  5047.  2    accesses to C8000h-CBFFFh forwarded to PCI
  5048.  1    accesses to C4000h-C7FFFh forwarded to PCI
  5049.  0    accesses to C0000h-C3FFFh forwarded to PCI
  5050. SeeAlso: #01011
  5051.  
  5052. Bitfields for AMD-645 PnP DRQ Routing register:
  5053. Bit(s)    Description    (Table 01023)
  5054.  7-0    reserved (always read 04h)
  5055. SeeAlso: #01011,#01024
  5056.  
  5057. Bitfields for AMD-645 PCI IRQ Edge/Level Select register:
  5058. Bit(s)    Description    (Table 01024)
  5059.  7-4    reserved
  5060.  3    PIRQA# is edge-sensitive rather than level-sensitive
  5061.  2    PIRQB# is edge-sensitive
  5062.  1    PIRQC# is edge-sensitive
  5063.  0    PIRQD# is edge-sensitive
  5064. SeeAlso: #01011,#01023,#01025
  5065.  
  5066. Bitfields for AMD-645 PnP IRQ Routing 1 register:
  5067. Bit(s)    Description    (Table 01025)
  5068.  7-4    routing for MIRQ1 (see #01026)
  5069.  3-0    routing for MIRQ0 (see #01026)
  5070. SeeAlso: #01011,#01024
  5071.  
  5072. (Table 01026)
  5073. Values for AMD-645 IRQ routing:
  5074.  0000    disabled
  5075.  0001    IRQ1
  5076.  0010    reserved
  5077.  0011    IRQ3
  5078.  ...
  5079.  0111    IRQ7
  5080.  1000    reserved
  5081.  1001    IRQ9
  5082.  ...
  5083.  1100    IRQ12
  5084.  1101    reserved
  5085.  1110    IRQ14
  5086.  1111    IRQ15
  5087. SeeAlso: #01025,#01027,#01028,#01029
  5088.  
  5089. Bitfields for AMD-645 PnP IRQ Routing 2 register:
  5090. Bit(s)    Description    (Table 01027)
  5091.  7-4    routing for PIRQB# (see #01026)
  5092.  3-0    routing for PIRQA# (see #01026)
  5093. SeeAlso: #01025,#01028,#01029
  5094.  
  5095. Bitfields for AMD-645 PnP IRQ Routing 3 register:
  5096. Bit(s)    Description    (Table 01028)
  5097.  7-4    routing for PIRQD# (see #01026)
  5098.  3-0    routing for PIRQC# (see #01026)
  5099. SeeAlso: #01025,#01027,#01029
  5100.  
  5101. Bitfields for AMD-645 PnP IRQ Routing 4 register:
  5102. Bit(s)    Description    (Table 01029)
  5103.  7-4    reserved
  5104.  3-0    routing for MIRQ2# (see #01026)
  5105. SeeAlso: #01025,#01027,#01028
  5106.  
  5107. Bitfields for AMD-645 MIRQ Pin Configuration register:
  5108. Bit(s)    Description    (Table 01030)
  5109.  7-3    reserved (0)
  5110.  2    select MASTER# instead of MIRQ2
  5111.  1    select KEYLOCK instead of MIRQ1
  5112.  0    select APICCS# instead of MIRQ0
  5113. SeeAlso: #01011,#01029
  5114.  
  5115. Bitfields for AMD-645 XD Power-Up Strap Options register:
  5116. Bit(s)    Description    (Table 01031)
  5117.  7-4    Keyboard RP16-RP13
  5118.  3    reserved (0)
  5119.  2    enable internal RTC
  5120.  1    enable internal PS/2 mouse
  5121.  0    enable internal keyboard controller
  5122. Note:    the default value of this register is latched from external pins at
  5123.       power-up
  5124. SeeAlso: #01011
  5125.  
  5126. Bitfields for AMD-645 Internal RTC Test Mode register:
  5127. Bit(s)    Description    (Table 01032)
  5128.  7-2    reserved (0)
  5129.  1    enable access to internal RTC's RAM when RTC is disabled
  5130.       (see PORT 0074h"AMD-645")
  5131.  0    reserved (0)
  5132. SeeAlso: #01011
  5133.  
  5134. Bitfields for AMD-645 Distributed DMA Base/Enable register:
  5135. Bit(s)    Description    (Table 01033)
  5136.  15-4    base address bits 15-4 for Channel N
  5137.  3    enable DMA channel
  5138.  2-0    reserved (0)
  5139. SeeAlso: #01011
  5140.  
  5141. Format of AMD-645 Peripheral Bus Controller, function 1 (IDE Control) data:
  5142. Offset    Size    Description    (Table 01034)
  5143.  00h 64 BYTEs    header (see #00878)
  5144.         (vendor ID 1106h [VIA Technologies], device ID 0571h)
  5145.  09h    BYTE    programming interface
  5146.         bit 7: Master IDE capability
  5147.         bits 6-4: reserved (0)
  5148.         bit 3: secondary channel supports operating mode selection
  5149.         bit 2: use native PCI mode, not compatibility mode for sec. ch.
  5150.         bit 1: primary channel supports operating mode selection
  5151.         bit 0: use native PCI mode, not compatibility mode for pri. ch.
  5152.  10h    DWORD    primary data/command base address
  5153.  14h    DWORD    primary control/status base address
  5154.  18h    DWORD    secondary data/command base address
  5155.  1Ch    DWORD    secondary control/status base address
  5156.  20h    DWORD    bus master control base address (default 0000CC01h)
  5157.  40h    BYTE    chip enable (see #01035)
  5158.  41h    BYTE    IDE configuration (see #01036)
  5159.  42h    BYTE    reserved ("do not program")
  5160.  43h    BYTE    FIFO configuration (see #01037)
  5161.  44h    BYTE    miscellaneous control 1 (see #01038)
  5162.  45h    BYTE    miscellaneous control 2 (see #01039)
  5163.  46h    BYTE    miscellaneous control 3 (see #01040)
  5164.  47h    BYTE    unused???
  5165.  48h    DWORD    drive timing control (see #01041)
  5166.  4Ch    BYTE    address setup time (see #01042)
  5167.  4Dh    BYTE    reserved ("do not program")
  5168.  4Eh    BYTE    secondary non-01F0h port access timing (see #01043)
  5169.  4Fh    BYTE    primary non-01F0h port access timing (see #01043)
  5170.  50h    BYTE    UltraDMA/33 extended timing control, Sec. Drive 1 (see #01044)
  5171.  51h    BYTE    UltraDMA/33 extended timing control, Sec. Drive 0 (see #01044)
  5172.  52h    BYTE    UltraDMA/33 extended timing control, Pri. Drive 1 (see #01044)
  5173.  53h    BYTE    UltraDMA/33 extended timing control, Pri. Drive 0 (see #01044)
  5174.  54h  4 BYTEs    reserved
  5175.  58h    DWORD    "reserved"
  5176.         (appears to be an additional set of drive timing controls)
  5177.  5Ch  4 BYTEs    ???
  5178.  60h    WORD    primary sector size (see #01045)
  5179.  62h  6 BYTEs    reserved
  5180.  68h    WORD    secondary sector size (see #01045)
  5181.  6Ah 150 BYTEs    reserved
  5182. Note:    the AMD-645 IDE controller is compatible with the SFF 8038i v1.0 spec
  5183. SeeAlso: #00817,#01011,#01046
  5184.  
  5185. Bitfields for AMD-645 IDE Chip Enable register:
  5186. Bit(s)    Description    (Table 01035)
  5187.  7-2    reserved (00001)
  5188.  1    enable primary IDE channel
  5189.  0    enable secondary IDE channel
  5190. SeeAlso: #01034,#01036
  5191.  
  5192. Bitfields for AMD-645 IDE Configuration register :
  5193. Bit(s)    Description    (Table 01036)
  5194.  7    enable primary IDE read-prefetch buffer
  5195.  6    enable primary IDE post write buffer
  5196.  5    enable secondary IDE read-prefetch buffer
  5197.  4    enable secondary IDE post write buffer
  5198.  3-0    reserved (0110)
  5199. SeeAlso: #01034,#01035,3813
  5200.  
  5201. Bitfields for AMD-645 IDE FIFO Configuration register:
  5202. Bit(s)    Description    (Table 01037)
  5203.  7    reserved (0)
  5204.  6-5    FIFO configuration
  5205.     00    primary channel = 16, secondary channel = 0
  5206.     01/10    primary channel = 8, secondary channel = 8
  5207.     11    primary channel = 0, secondary channel = 16
  5208.  4    reserved (1)
  5209.  3-2    primary channel FIFO threshold
  5210.     00 = completely full
  5211.     01 = 3/4 full
  5212.     10 = 1/2 full
  5213.     11 = 1/4 full
  5214.  1-0    secondary channel FIFO threshold (same settings as bits 3-2)
  5215. SeeAlso: #01034,#01036
  5216.  
  5217. Bitfields for AMD-645 IDE Miscellaneous Control 1 register:
  5218. Bit(s)    Description    (Table 01038)
  5219.  7    reserved (0)
  5220.  6    number of wait states on Master Read Cycle IRDY#
  5221.  5    number of wait states on Master Write Cycle IRDY#
  5222.  4    enable 1/2 clock advance on FIFO output
  5223.  3    enable bus-master IDE status register read retry
  5224.  2-0    reserved (0)
  5225. SeeAlso: #01034,#01039,#01040
  5226.  
  5227. Bitfields for AMD-645 IDE Miscellaneous Control 2 register:
  5228. Bit(s)    Description    (Table 01039)
  5229.  7    reserved (0)
  5230.  6    swap interrupts between the two IDE channels
  5231.  5-0    reserved (0)
  5232. SeeAlso: #01034,#01038,#01040
  5233.  
  5234. Bitfields for AMD-645 IDE Miscellaneous Control 3 register:
  5235. Bit(s)    Description    (Table 01040)
  5236.  7    enable FIFO flush for read DMA on primary channel interrupt
  5237.  6    enable FIFO flush for read DMA on secondary channel interrupt
  5238.  5    enable FIFO flush for each sector on primary channel
  5239.  4    enable FIFO flush for each sector on secondary channel
  5240.  3-2    reserved
  5241.  1-0    maximum DRDY# pulse width
  5242.     00 unlimited
  5243.     01 64 PCI clocks
  5244.     10 128 PCI clocks
  5245.     11 192 PCI clocks
  5246. SeeAlso: #01034,#01038,#01039
  5247.  
  5248. Bitfields for AMD-645 IDE Drive Timing Control register:
  5249. Bit(s)    Description    (Table 01041)
  5250.  31-28    primary drive 0 active DIOR#/DIOW# pulse width
  5251.  27-24    primary drive 0 DIOR#/DIOW# recovery time (PCI clocks, less 1)
  5252.  23-20    primary drive 1 active pulse width (PCI clocks, less 1)
  5253.  19-16    primary drive 1 recovery time
  5254.  15-12    secondary drive 0 active pulse width
  5255.  11-8    secondary drive 0 recovery time
  5256.  7-4    secondary drive 1 active pulse width
  5257.  3-0    secondary drive 1 recover time (PCI clocks, less 1)
  5258. SeeAlso: #01034,#01042
  5259.  
  5260. Bitfields for AMD-645 IDE Address Setup Time register:
  5261. Bit(s)    Description    (Table 01042)
  5262.  7-6    primary drive 0 address setup time
  5263.     00 = 1T
  5264.     01 = 2T
  5265.     10 = 3T
  5266.     11 = 4T
  5267.  5-4    primary drive 1 address setup time (same values as above)
  5268.  3-2    secondary drive 0 address setup time
  5269.  1-0    secondary drive 1 address setup time
  5270. SeeAlso: #01034,#01041
  5271.  
  5272. Bitfields for AMD-645 Non-01F0h Port Access Timing register:
  5273. Bit(s)    Description    (Table 01043)
  5274.  7-4    width of DIOR#/DIOW# active pulse in PCI clocks (less 1)
  5275.  3-0    DIOR#/DIOW# recovery time in PCI clocks (less 1)
  5276. SeeAlso: #01011
  5277.  
  5278. Bitfields for AMD-645 UltraDMA/33 Extended Timing Control register:
  5279. Bit(s)    Description    (Table 01044)
  5280.  7    method for enabling UltraDMA mode on drive
  5281.     0 using "Set Feature" command
  5282.     1 using bit 6 of this register
  5283.  6    enable UltraDMA mode for drive
  5284.  5    UltraDMA transfer mode
  5285.     0 UltraDMA DMA mode
  5286.     1 UltraDMA PIO mode
  5287.  4-2    reserved (0)
  5288.  1-0    drive cycle time
  5289.     00 = 2T
  5290.     ...
  5291.     11 = 5T
  5292. SeeAlso: #01011
  5293.  
  5294. Bitfields for AMD-645 Sector Size register:
  5295. Bit(s)    Description    (Table 01045)
  5296.  15-12    reserved
  5297.  11-0    sector size in bytes (default 200h)
  5298. SeeAlso: #01011
  5299.  
  5300. Format of AMD-645 Peripheral Bus Controller, function 2 (USB Controller) data:
  5301. Offset    Size    Description    (Table 01046)
  5302.  00h 64 BYTEs    header (see #00878)
  5303.         (vendor ID 1106h, device ID 3038h)
  5304.  20h    DWORD    base address of USB I/O ports (see PORT xxxxh"AMD-645 - USB"
  5305.  40h    BYTE    miscellaneous control 1 (see #01047)
  5306.  41h    BYTE    miscellaneous control 2 (see #01048)
  5307.  42h  2 BYTEs    reserved
  5308.  44h  3 BYTEs    reserved ("do not program")
  5309.  47h    BYTE    reserved
  5310.  48h 24 BYTEs    reserved
  5311.  60h    BYTE    USB release number (read-only, 10h)
  5312.  61h 95 BYTEs    reserved
  5313.  C0h    WORD    USB legacy support (read-only, 2000h)
  5314.  C2h 62 BYTEs    reserved
  5315. SeeAlso: #00817,#00983,#01011,#01034,#01049
  5316.  
  5317. Bitfields for AMD-645 USB Miscellaneous Control 1 register:
  5318. Bit(s)    Description    (Table 01047)
  5319.  7    PCI memory commands
  5320.     0 support memory-read-line, memory-read-multiple, and
  5321.       memory-write-and-invalidate
  5322.     1 memory read and memory write commands only
  5323.  6    do not disable port on EOF babble
  5324.  5    eanble PCI parity checking and PERR# generation
  5325.  4    reserved (0)
  5326.  3    USB data length
  5327.     0 allow TD length up to 1280 bytes
  5328.     1 limit to 1023
  5329.  2    enable USB power management
  5330.  1    DMA limited to 8-DW burst instead of 16-DW
  5331.  0    insert one PCI wait state
  5332. SeeAlso: #01046,#01048
  5333.  
  5334. Bitfields for AMD-645 USB Miscellaneous Control 2 register:
  5335. Bit(s)    Description    (Table 01048)
  5336.  7-3    reserved (0)
  5337.  2    only trap port 60h/64h bits when trap-enable bits are set
  5338.  1    do not pass A20GATE command sequence (from UHCI) through I/O port 64h
  5339.  0    reserved (0)
  5340. SeeAlso: #01046,#01047,PORT 0064h
  5341.  
  5342. Format of AMD-645 Peripheral Bus Controller, function 3 (Power Mgmt) data:
  5343. Offset    Size    Description    (Table 01049)
  5344.  00h 64 BYTEs    header (see #00878)
  5345.         (vendor ID 1106h, device ID 3040h)
  5346.  20h    DWORD    base address for I/O ports (see PORT xxxxh"AMD-645")
  5347.  40h    BYTE    pin configuration (see #01050)
  5348.  41h    BYTE    general configuration (see #01051)
  5349.  42h    BYTE    SCI interrupt configuration (see #01052)
  5350.  43h    BYTE    reserved
  5351.  44h    WORD    primary interrupt channel
  5352.         bit 2 is reserved; setting any other bit N makes IRQN the
  5353.           primary interrupt channel
  5354.  46h    WORD    secondary interrupt channel
  5355.         bit 2 is reserved; setting any other bit N makes IRQN the
  5356.           secondary interrupt channel
  5357.  48h  8 BYTEs    unused???
  5358.  50h    DWORD    GP timer control (see #01053)
  5359.  54h 13    BYTEs    reserved
  5360.  61h    BYTE    programming interface read value (value to be returned by
  5361.           configuration register 09h) (write-only)
  5362.  62h    BYTE    subclass read value (value to be returned by
  5363.           configuration register 0Ah) (write-only)
  5364.  63h    BYTE    base class read value (value to be returned by configuration
  5365.           register 0Bh) (write-only)
  5366.  64h 156 BYTEs    reserved
  5367. SeeAlso: #00817,#00983,#01011,#01034,#01046,#01049
  5368.  
  5369. Bitfields for AMD-645 PM Pin Configuration register:
  5370. Bit(s)    Description    (Table 01050)
  5371.  7    GPIO4 configuration (0 = Pin136 is GPO_WE, 1 = Pin136 is GPIO4)
  5372.  6    GPIO3 configuration (0 = Pin92 is GPI_RE#, 1 = Pin92 is GPIO3)
  5373.  5-0    reserved (0)
  5374. SeeAlso: #01049,#01051
  5375.  
  5376. Bitfields for AMD-645 PM General Configuration register:
  5377. Bit(s)    Description    (Table 01051)
  5378.  7    enable debounce of PWRBTN# input
  5379.  6    enable ACPI timer reset
  5380.  5-4    reserved ("do not program")
  5381.  3    select ACPI timer size (0 = 24 bits, 1 = 32 bits)
  5382.  2    enable PCI Frame Activation as Resume Event im power state C2
  5383.  1    clock-throttling cycle time
  5384.     0 = 32 usec clock, 512 usec cycle time (default)
  5385.     1 = 1 msec clock 16 msec cycle time
  5386.  0    reserved ("do not program")
  5387. SeeAlso: #01049,#01050,MEM xxxxh:xxx0h"ACPI"
  5388.  
  5389. Bitfields for AMD-645 PM SCI Interrupt Configuration register:
  5390. Bit(s)    Description    (Table 01052)
  5391.  7-4    reserved (0)
  5392.  3-0    interrupt assignment
  5393.     0000 disabled
  5394.     else IRQ number (except IRQ2 is reserved)
  5395. SeeAlso: #01049
  5396.  
  5397. Bitfields for AMD-645 PM GP Timer Control register:
  5398. Bit(s)    Description    (Table 01053)
  5399.  31-30    power-conservation mode timer
  5400.     00 = 1/16 sec
  5401.     01 = 1/8 sec
  5402.     10 = 1 sec
  5403.     11 = 1 minute
  5404.  29    (read) set when system is in power-conservation mode
  5405.  28    enable power-conservation mode
  5406.  27-26    secondary event timer
  5407.     00 = 2 msec
  5408.     01 = 64 msec
  5409.     10 = 1/2 sec
  5410.     11 = 0.25 msec after EOI
  5411.  25    secondary event occurred, secondary event timer is counting down
  5412.  24    enable secondary event timer
  5413.  23-16    GP1 Timer count (see bits 5-4)
  5414.  15-8    GP0 Timer count (see bits 1-0)
  5415.  7    start GP1 timer
  5416.  6    automatically reload GP1 timer after counting down to 0
  5417.  5-4    time base for GP1 timer
  5418.     00 disabled
  5419.     01 = 32 microseconds
  5420.     10 = 1 second
  5421.     11 = 1 minute
  5422.  3    start GP0 timer
  5423.  2    automatically reload GP0 timer after counting down to 0
  5424.  1-0    time base for GP0 timer
  5425.     00 disabled
  5426.     01 = 1/16 second
  5427.     10 = 1 second
  5428.     11 = 1 minute
  5429. SeeAlso: #01049
  5430. --------X-1AB10ASF8086-----------------------
  5431. INT 1A - PCI BIOS v2.0c+ - READ CONFIGURATION DWORD (Intel devices)
  5432.     AX = B10Ah subfn 8086h
  5433.     BH = bus number
  5434.     BL = device/function number (bits 7-3 device, bits 2-0 function)
  5435.     DI = register number (0000h-00FFh) (see #00878)
  5436. Return: CF clear if successful
  5437.         ECX = dword read
  5438.     CF set on error
  5439.     AH = status (00h,87h) (see #00729)
  5440.     EAX, EBX, ECX, and EDX may be modified
  5441.     all other flags (except IF) may be modified
  5442. Notes:    this function may require up to 1024 byte of stack; it will not enable
  5443.       interrupts if they were disabled before making the call
  5444.     the meanings of BL and BH on entry were exchanged between the initial
  5445.       drafts of the specification and final implementation
  5446. SeeAlso: AX=B10Ah,AX=B10Ah/SF=1106h,AX=B10Dh
  5447.  
  5448. Format of PCI Configuration data for Intel 82375 EISA Bridge:
  5449. Offset    Size    Description    (Table 01054)
  5450.  00h 64 BYTEs    header (see #00878)
  5451.         (vendor ID 8086h, device ID 0482h)
  5452.         (revision numbers: 03h = 82375EB, 04h = 82375SB)
  5453.  40h    BYTE    PCI Control
  5454. !!!intel\29047704.pdf pg. 32
  5455.  41h    BYTE    PCI Arbiter Control
  5456.  42h    BYTE    PCI Arbiter Priority Control
  5457.  43h    BYTE    PCI Arbiter Priority Control Extension
  5458.  44h    BYTE    MEMCS# Control
  5459.  45h    BYTE    MEMCS# Bottom of Hole
  5460.  46h    BYTE    MEMCS# Top of Hole
  5461.  47h    BYTE    MEMCS# Top of Memory
  5462.  48h    WORD    EISA Address Decode Control 1
  5463.  4Ah  2 BYTEs    reserved
  5464.  4Ch    BYTE    ISA I/O Recovery Time Control
  5465.  4Dh  7 BYTEs    reserved
  5466.  54h    BYTE    MEMCS# Attribute Register #1
  5467.  55h    BYTE    MEMCS# Attribute Register #2
  5468.  56h    BYTE    MEMCS# Attribute Register #3
  5469.  57h    BYTE    reserved
  5470.  58h    BYTE    PCI Decode Control
  5471.  59h    BYTE    reserved
  5472.  5Ah    BYTE    EISA Address Decode Control 2
  5473.  5Bh    BYTE    reserved
  5474.  5Ch    BYTE    EISA-to-PCI Memory Region Attributes
  5475.  5Dh  3 BYTEs    reserved
  5476.  60h  4 DWORDs    EISA-to-PCI Memory Region Address registers 1-4
  5477.  70h  4 DWORDs    EISA-to-PCI I/O Region Address registers 1-4
  5478.  80h    WORD    BIOS Timer base address
  5479.  82h  2 BYTEs    reserved
  5480.  84h    BYTE    EISA Latency Timer Control Register
  5481.  85h  3 BYTEs    reserved
  5482.  88h    DWORD    PCEB Test Control Register ("DO NOT WRITE")
  5483.  8Ch 116 BYTEs    reserved
  5484. SeeAlso: #00878,#01055
  5485.  
  5486. Format of PCI Configuration data for Intel 82434LX/NX Cache/DRAM Controller:
  5487. Offset    Size    Description    (Table 01055)
  5488.  00h 64 BYTEs    header (see #00878)
  5489.         (vendor ID 8086h, device ID 04A3h)
  5490.         (revision numbers: 01h/03h are 82434LX, 1xh are 82434NX)
  5491.         (command register only supports bits 8,6,2,1,0)
  5492.  40h 16 BYTEs    unused (hard-wired to 00h)
  5493.  44h    BYTE    ??? (AMI BIOS writes 00h)
  5494.  45h    BYTE    ??? (AMI BIOS writes 00h)
  5495.  50h    BYTE    Host CPU Selection (see #01056)
  5496.  51h    BYTE    deturbo frequency control register
  5497.         when deturbo mode is selected (see PORT 0CF9h), the chipset
  5498.           places a hold on the memory bus for a fraction of the
  5499.           time inversely proportional to the value in this register
  5500.           by comparing it against a free-running 8-bit counter counting
  5501.           at 1/8 the CPU clock speed
  5502.           (i.e. C0h = 1/4, 80h = 1/2, 40h = 3/4, 20h = 7/8, etc.)
  5503.           (only bits 7-6 writable, bits 5-0 hardwired to 0)
  5504.  52h    BYTE    Secondary Cache Control (see #01057)
  5505.  53h    BYTE    Host Read/Write Buffer Control (see #01058)
  5506.  54h    BYTE    PCI Read/Write Buffer Control
  5507.         bits 7-3: reserved
  5508.         bit 2: LBXs connected to TRDY#
  5509.         bit 1: enable PCI burst writes
  5510.         bit 0: enable PCI-to-memory posted writes
  5511.  55h  2 BYTEs    reserved
  5512.  57h    BYTE    DRAM Control (see #01059)
  5513.  58h    BYTE    DRAM Timing (see also #01117)
  5514.         bits 7-2: reserved
  5515.         bit 1: (NX only) RAS# Wait State
  5516.         bit 0: CAS# Wait State (one extra wait state before CAS#
  5517.               within burst cycle)
  5518.  59h  7    BYTEs    Programmable Attribute Map registers 0-6 (see #01118)
  5519.  60h  8    BYTEs    DRAM Row Boundary registers 0-7
  5520.         (chip revisions numbered < 10h [LX] only support six rows of
  5521.           DRAM)
  5522.         each register N indicates the amount of cumulative amount of
  5523.           memory in SIMM banks 0-N, in multiples of 1M; offset 67h
  5524.           (65h on 82434LX's) contains the total amount of memory
  5525.           installed in the system; on the 82434NX, two additional
  5526.           bits are concatenated to each row boundary from the DRAM Row
  5527.           Boundary Extension registers to allow up to 1024M of memory
  5528.           to be specified (though only 512M are supported)
  5529.  68h  4 BYTEs    (NX only) DRAM Row Boundary Extension registers
  5530.         each nybble is concatenated with the corresponding DRAM Row
  5531.           Boundary register to form a 12-bit boundary value (of which
  5532.           only the low 10 bits are actually used)
  5533.  6Ch    DWORD    reserved (hardwired to 00000000h)
  5534.  70h    BYTE    Error Command (see #01060)
  5535.  71h    BYTE    Error Status (see #01061)
  5536.  72h    BYTE    System Management RAM control (see also #01123)
  5537.         bits 7-6: reserved
  5538.         bit 5:    map SMM-mode memory (64K) into address space when bits
  5539.             2-0 = 010 (default 3000h:0000h; can be changed by
  5540.             first SMM event)
  5541.         bit 4: close SMRAM space (allows data accesses to be forwarded
  5542.             to PCI bus while execuding SMM code)
  5543.         bit 3: lock SMRAM space (can't be cleared by software)
  5544.         bits 2-0: SMRAM memory address (010 = Axxxxh, 011 = Bxxxxh)
  5545.  73h  5 BYTEs    reserved
  5546.  78h    WORD    Memory Space Gap
  5547.         bit 15: enable ISA hole
  5548.         bits 14-12: size of ISA hole in MB (less 1); must be power of 2
  5549.         bits 11-8: reserved
  5550.         bits 7-4: bottom of ISA memory hole in MB
  5551.               (must be multiple of gap size)
  5552.         bits 3-0: reserved
  5553.  7Ah  2 BYTEs    reserved
  5554.  7Ch    DWORD    Frame Buffer Range (see #01062)
  5555.  80h 128 BYTEs    reserved
  5556. Note:    the 82434NX is part of the Intel Neptune chipset
  5557. SeeAlso: #01064,#01083
  5558.  
  5559. Bitfields for Intel 82434LX/NX Host CPU Selection:
  5560. Bit(s)    Description    (Table 01056)
  5561.  7-5    host CPU type
  5562.     LX: hardwired to 100 (Pentium)
  5563.     NX: "reserved" (101 on RB's system)
  5564.  4-3    reserved
  5565.  2    enable L1 cache
  5566.  1-0    Host Operating Frequency (set according to external bus speed)
  5567.     00: reserved
  5568.     01: 50 MHz
  5569.     10: 60 MHz
  5570.     11: 66 MHz
  5571.     (LX: bit 1 reserved, only 60/66 MHz supported)
  5572. SeeAlso: #01055,#01057
  5573.  
  5574. Bitfields for Intel 82434LX/NX Secondary Cache Control:
  5575. Bit(s)    Description    (Table 01057)
  5576.  7-6    secondary cache size
  5577.     00 none
  5578.     01 reserved
  5579.     10 256K
  5580.     11 512K
  5581.  5    SRAM type
  5582.     0 standard SRAMs
  5583.     1 burst SRAMs
  5584.  4    secondary cache allocation
  5585.     0 cache only CPU reads of memory with CACHE# asserted
  5586.     1 cache all CPU reads of cacheable memory
  5587.  3    Cache Byte Control
  5588.     0 use single write enable and per-byte select lines
  5589.     1 use per-byte write enables on the cache
  5590.  2    (NX only) SRAM connectivity
  5591.     0 disable CCS[1:0]# / CCS1# functionality
  5592.     1 enable CCS[1:0]# functionality to de-select async SRAMs, placing them
  5593.       in a low-power standby mode
  5594.     1 enable CCS1# functionality for burst SRAMs, indicating the lack of an
  5595.       external address latch
  5596.  1    (LX only) Secondary Cache Write Policy
  5597.     0 write-through
  5598.     1 write-back (NX is always in write-back mode)
  5599.  0    Secondary Cache Enable
  5600. SeeAlso: #01055,#01058
  5601.  
  5602. Bitfields for Intel 82434LX/NX Host Read/Write Buffer Control:
  5603. Bit(s)    Description    (Table 01058)
  5604.  7-4    reserved
  5605.  3    enable read-around-write
  5606.  2    reserved
  5607.  1    enable CPU-to-PCI posted writes
  5608.  0    (LX only) enable CPU-to-memory posted writes
  5609.     (NX always posts memory writes)
  5610. SeeAlso: #01055,#01057
  5611.  
  5612. Bitfields for Intel 82434LX/NX DRAM Control:
  5613. Bit(s)    Description    (Table 01059)
  5614.  7-6    (NX only) DRAM burst timing
  5615.     00  X-4-4-4 read/write (default)
  5616.     01  X-4-4-4 read, X-3-3-3 write
  5617.     10  reserved
  5618.     11  X-3-3-3 read/write
  5619.  5    parity error mask
  5620.  4    0-Active RAS# mode
  5621.  3    SMRAM enable (must be set to enable reg 72h)
  5622.  2    Burst-of-Four Refresh
  5623.  1    Refresh Type
  5624.     =0 RAS#-only
  5625.     =1 CAS#-before-RAS#
  5626.  0    DRAM Refresh Enable
  5627. SeeAlso: #01055
  5628.  
  5629. Bitfields for Intel 82434LX/NX Error Command register:
  5630. Bit(s)    Description    (Table 01060)
  5631.  7    assert SERR# on receiving target abort
  5632.  6    assert SERR# on PCI data-write parity error
  5633.  5    (NX only) assert SERR# on PCI data-read parity error
  5634.  4    (NX only) assert SERR# on PCI address parity error
  5635.  3    (NX only) assert PERR# on data parity error
  5636.  2    enable L2 cache parity
  5637.  1    enable SERR# on DRAM/L2 cache data parity error
  5638.  0    assert PEN# on data reads; allow CPU to signal parity error via PCHK#
  5639. Notes:    PCI command register bit 6 is master enable for bit 3;
  5640.     PCI cmd bits 6 and 8 are the master enable for bits 7-4 and 1
  5641.     bits 1-0 = 10 is not permitted
  5642. SeeAlso: #01055,#01061
  5643.  
  5644. Bitfields for Intel 82434LX/NX Error Status register:
  5645. Bit(s)    Description    (Table 01061)
  5646.  7    reserved
  5647.  6    PCI-write detected parity error
  5648.  5    (NX only) PCI-read detected parity error
  5649.  4    (NX only) PCI address parity error detected
  5650.  3    main memory data parity error
  5651.  2    L2 cache data parity error
  5652.  1    reserved
  5653.  0    Shutdown cycle detected
  5654. Note:    clear status bits by writing a 'one' bit to each bit to be cleared
  5655. SeeAlso: #01060,#01055
  5656.  
  5657. Bitfields for Intel 82434LX/NX Frame Buffer Range register:
  5658. Bit(s)    Description    (Table 01062)
  5659.  31-20    buffer offset (in 1MB increments; must be multiple of buffer set set
  5660.       by bits 3-0)
  5661.  19-14    reserved
  5662.  13    enable byte merging
  5663.  12    128K VGA-range Attribute Enable
  5664.     when set, bits 13,9,7 also apply to VGA memory range (Axxxx-Bxxxx)
  5665.  11-10    reserved
  5666.  9    no lock requests
  5667.  8    reserved
  5668.  7    enable transparent bufer writes
  5669.  6-4    reserved
  5670.  3-0    buffer size in MB (less 1); must be power of 2
  5671. Note:    if bits 31-20=0, the frame buffer feature is disabled
  5672. SeeAlso: #01055
  5673.  
  5674. Format of PCI Configuration data for Intel 82424 Cache Controller:
  5675. Offset    Size    Description    (Table 01063)
  5676.  00h 64 BYTEs    header (see #00878)
  5677.         (vendor ID 8086h, device ID 0483h)
  5678.  40h    BYTE    bus number
  5679.  41h    BYTE    subordinate bus number
  5680.  42h    BYTE    disconnect timer
  5681.  50h    BYTE    host CPU selection
  5682.  51h    BYTE    deturbo frequency control
  5683.         when deturbo mode is selected (see PORT 0CF9h), the chipset
  5684.           places a hold on the memory bus for a fraction of the
  5685.           time inversely proportional to the value in this register
  5686.           (i.e. C0h = 1/4, 80h = 1/2, 40h = 3/4, 20h = 7/8, etc.)
  5687.  52h    BYTE    secondary cache control
  5688.  53h    BYTE    write buffer control
  5689.  54h    BYTE    PCI features control
  5690.  55h    BYTE    DRAM Operation Mode Select
  5691.  56h    BYTE    System Exception Handling
  5692.  57h    BYTE    SMM Control Register
  5693.  58h    BYTE    reserved
  5694.  59h  7    BYTEs    Programmable Attribute Map registers 0-6 (see also #01118)
  5695.  60h  4 BYTEs    DRAM Row Boundary registers 0-3
  5696.         each register N indicates amount of memory in rows 0-N (each
  5697.           row is 64 bits wide)
  5698.         boundary register 3 (offset 63h) contains the total system
  5699.           memory, which may not exceed 128M
  5700.  64h  4 BYTEs    unused???
  5701.  68h    WORD    Memory Hole-0
  5702.  6Ah    WORD    Memory Hole-1
  5703. Note:    the above field names are those given by EduWARE's PCI Configuration
  5704.       Manager v1.2
  5705. SeeAlso: #01055,#01083,#01108
  5706.  
  5707. Format of PCI Configuration data for Intel 82378 and 82379 ISA Bridges:
  5708. Offset    Size    Description    (Table 01064)
  5709.  00h 64 BYTEs    header (see #00878)
  5710.         (vendor ID 8086h, device ID 0484h)
  5711.         (revision ID:
  5712.             bits 7-4: reserved
  5713.             bits 3-0: revision
  5714.             0011 82378ZB A0-step
  5715.             1000 82379AB A0-step)
  5716.  40h    BYTE    PCI Control (see #01065)
  5717.  41h    BYTE    PCI Arbiter Control (see #01066)
  5718.  42h    BYTE    PCI Arbiter Priority Control (see #01067)
  5719.  43h    BYTE    (82378ZB) PCI Arbiter Priority Control Extension Register
  5720.         bit 0: bank 3 fixed priority mode select (see also #01067)
  5721.             =0 REQ2# has higher priority
  5722.             =1 REQ3# has higher priority
  5723.  44h    BYTE    MEMCS# Control (see #01068)
  5724.  45h    BYTE    MEMCS# Bottom of Hole (address bits 23-16)
  5725.  46h    BYTE    MEMCS# Top of Hole (address bits 23-16)
  5726.  47h    BYTE    MEMCS# Top of Memory
  5727.         (address bits 28-21 == size in 2M increments, less 1)
  5728.  48h    BYTE    ISA Address Decoder Control (see #01069)
  5729.  49h    BYTE    ISA Address Decoder ROM Block Enable (see #01070)
  5730.  4Ah    BYTE    ISA Address Decoder Bottom of Hole (address bits 23-16)
  5731.  4Bh    BYTE    ISA Address Decoder Top of Hole (address bits 23-16)
  5732.  4Ch    BYTE    ISA Controller Recovery Time (see #01087)
  5733.  4Dh    BYTE    ISA Clock Divisor (see #01071)
  5734.  4Eh    BYTE    Utility Bus Chip Select Enable A (see #01072)
  5735.  4Fh    BYTE    Utility Bus Chip Select Enable B (see #01073)
  5736.  50h  4 BYTEs    reserved
  5737.  54h    BYTE    MEMCS# Attribute Register #1 (see #01074)
  5738.         attributes for 16K blocks from C0000h-CFFFFh
  5739.  55h    BYTE    MEMCS# Attribute Register #2 (see #01074)
  5740.         attributes for 16K blocks from D0000h-DFFFFh
  5741.  56h    BYTE    MEMCS# Attribute Register #3 (see #01074)
  5742.         attributes for 16K blocks from E0000h-EFFFFh
  5743.  57h    BYTE    (82378) Scatter/Gather Relocation Base Adress (see #01075)
  5744.         (82379AB) reserved
  5745.  58h  8 BYTEs    reserved
  5746.  60h    BYTE    (82378ZB) IRQ0# Route Control (see #01076)
  5747.  61h    BYTE    (82378ZB) IRQ1# Route Control (see #01076)
  5748.  62h    BYTE    (82378ZB) IRQ2# Route Control (see #01076)
  5749.  63h    BYTE    (82378ZB) IRQ3# Route Control (see #01076)
  5750.  64h 12 BYTEs    reserved
  5751.  70h    BYTE    (82378) reserved
  5752.         (82379AB, write-only) PIC/APIC Configuration Control
  5753.               (see #01077)
  5754.  71h    BYTE    (82378) reserved
  5755.         (82379AB, write-only) APIC Base Address Relocation
  5756.           (see #01078,MEM FEC00000h)
  5757.  72h 14 BYTEs    reserved
  5758.  80h    WORD    BIOS timer base address (see PORT 0078h)
  5759.         bits 15-2 are bits 15-2 of BIOS timer port address
  5760.         bit 1: reserved (0)
  5761.         bit 0: timer enabled (if disabled, other bits ignored)
  5762.  82h 30 BYTEs    unused???
  5763.  A0h    BYTE    SMI Control (see #01079)
  5764.  A1h    BYTE    reserved
  5765.  A2h    WORD    SMI Enable (see #01080)
  5766.  A4h    DWORD    System Event Enable (SEE) (see #01081)
  5767.  A8h    BYTE    Fast-Off Timer (in minutes)
  5768.  A9h    BYTE    reserved
  5769.  AAh    WORD    active SMI Requests (see #01082)
  5770.  ACh    BYTE    (82378ZB) Clock Throttle STPCLK# Low Timer
  5771.         duration of STPCLK# low period in 32 microsecond units
  5772.  ADh    BYTE    reserved
  5773.  AEh    BYTE    (82378ZB) Clock Throttle STPCLK# High Timer
  5774.         duration of STPCLK# high period in 32 microsecond units
  5775.  AFh 81 BYTEs    reserved
  5776. SeeAlso: #01055,#01167,PORT 040Ah"82378ZB"
  5777.  
  5778. Bitfields for Intel 82378/82379 PCI Control:
  5779. Bit(s)    Description    (Table 01065)
  5780.  7    reserved (0)
  5781.  6    DMA Reserved Page Register Aliasing Control
  5782.     =0 alias PORT 80h-8Fh to PORT 90h-9Fh
  5783.  5    Interrupt Acknowledge Enable
  5784.     =0 ignore INTA cycles on the PCI bus, but still allow 8259 register
  5785.       access and poll-mode functions
  5786.  4-3    Subtractive Decoding Sample Point
  5787.     00 slow sample point
  5788.     01 typical
  5789.     10 fast sample point
  5790.     11 reserved
  5791.  2    PCI Posted Write Buffer Enable
  5792.  1    ISA Master Line Buffer Configuration
  5793.     =0 single-transaction mode
  5794.     =1 eight-byte mode for ISA bus master transfers
  5795.  0    DMA Line Buffer Configuration
  5796.     =0 single-transaction mode
  5797.     =1 eight-byte mode
  5798. SeeAlso: #01064,#01066
  5799.  
  5800. Bitfields for Intel 82378/82379 PCI Arbiter Control:
  5801. Bit(s)    Description    (Table 01066)
  5802.  7-5    reserveed (0)
  5803.  4-3    Master Retry Timer
  5804.     00 disabled (retries never masked)
  5805.     01 retries unmasked after 16 PCICLKs
  5806.     10 retries unmasked after 32 PCICLKs
  5807.     11 retries unmasked after 64 PCICLKs
  5808.  2    Bus Park
  5809.     =1 park CPUREQ# on PCI bus when 82378 detects PCI bus idle
  5810.  1    Bus Lock
  5811.     =0 resource lock
  5812.     =1 Bus lock
  5813.  0    Guaranteed Access Time
  5814.     =1 ISA bus masters are guaranteed 2.5 microsecond CHRDY time-out
  5815. SeeAlso: #01064,#01065
  5816.  
  5817. Bitfields for Intel 82378/82379 PCI Arbiter Priority Control:
  5818. Bit(s)    Description    (Table 01067)
  5819.  7    bank 3 rotate control
  5820.  6    bank 2 rotate control
  5821.  5    bank 1 rotate control
  5822.  4    bank 0 rotate control
  5823.  3    bank 2 fixed priority mode select B
  5824.  2    bank 2 fixed priority mode select A
  5825.  1    bank 1 fixed priority mode select
  5826.  0    bank 0 fixed priority mode select
  5827. Note:    if both 'rotate' and 'fixed' bits are set for a given bank,
  5828.       that bank will be in rotating-priority mode
  5829. SeeAlso: #01064,#01066
  5830.  
  5831. Bitfields for Intel 82378/82379 MEMCS# Control Register:
  5832. Bit(s)    Description    (Table 01068)
  5833.  7-5    reserved (0)
  5834.  4    MEMCS# Master Enable
  5835.  3    write enable for 0F0000h-0FFFFFh
  5836.  2    read enable for 0F0000h-0FFFFFh
  5837.  1    write enable for 080000h-09FFFFh
  5838.  0    read enable for 080000h-09FFFFh
  5839. SeeAlso: #01064
  5840.  
  5841. Bitfields for Intel 82378/82379 ISA Address Decoder Control Register:
  5842. Bit(s)    Description    (Table 01069)
  5843.  7-4    ISA memory cycle forwarding to PCI
  5844.     0000-1111 = 1M-16M top of ISA memory; any accesses above programmed
  5845.           limit are forwarded to PCI bus
  5846.  3-0    ISA/DMA memory cycle to PCI bus enables
  5847.     bit 3: 896K-960K (E000h-EFFFh)
  5848.     bit 2: 640K-768K (A000h-BFFFh)
  5849.     bit 1: 512K-640K (8000h-9FFFh)
  5850.     bit 0: 0K-512K     (0000h-7FFFh)
  5851. SeeAlso: #01064,#01070
  5852.  
  5853. Bitfields for Intel 82378/82379 ISA Address Decoder ROM Block Enable:
  5854. Bit(s)    Description    (Table 01070)
  5855.  7    enable 880K-896K (EC00h-EFFFh)
  5856.  6    enable 864K-880K (E800h-EBFFh)
  5857.  5    enable 848K-864K (E400h-E7FFh)
  5858.  4    enable 832K-848K (E000h-E3FFh)
  5859.  3    enable 816K-832K (DC00h-DFFFh)
  5860.  2    enabel 800K-816K (D800h-DBFFh)
  5861.  1    enable 784K-800K (D400h-D7FFh)
  5862.  0    enable 768K-784K (D000h-D3FFh)
  5863. Note:    ISA accesses within any enabled ranges are forwarded to the PCI bus
  5864. SeeAlso: #01064,#01069
  5865.  
  5866. Bitfields for Intel 82378/82379 ISA Clock Divisor Register:
  5867. Bit(s)    Description    (Table 01071)
  5868.  7    reserved (0)
  5869.  6    enable positive decode of upper 64K BIOS at 000F0000h-000FFFFFh,
  5870.       FFEF0000h-FFEFFFFFh, and FFFF0000h-FFFFFFFFh
  5871.  5    coprocessor error enable
  5872.     =1 FERR# is driven onto IRQ13
  5873.  4    IRQ12/Mouse Function Enable
  5874.     =0 standard IRQ12
  5875.     =1 mouse
  5876.  3    RSTDRV enable
  5877.     =1 assert RSTDRV until this bit cleared (for use in changing ISA bus
  5878.       speed)
  5879.  2-0    PCICLK-to-ISA SYSCLK divisor
  5880.     000    4
  5881.     001    3
  5882.     other    reserved
  5883. SeeAlso: #01064,#01069
  5884.  
  5885. Bitfields for Intel 82378/82379 Utility Bus Chip Select A Register:
  5886. Bit(s)    Description    (Table 01072)
  5887.  7    extended BIOS enable (decode accesses to FFF80000h-FFFDFFFFh)
  5888.  6    lower BIOS enable (decode accesses to E0000h-EFFFFh,
  5889.       FFEE0000h-FFEEFFFFh, and FFFE0000h-FFFEFFFFh)
  5890.  5    (82378ZB) floppy disk primary/secondary address select
  5891.     =1 use secondary address range
  5892.  4    (82378ZB) IDE Decode enable
  5893.  3,2    floppy disk address locations enable
  5894.  1    keyboard controller address location enable
  5895.     enables I/O addresses 60h,62h,64h,66h (82378ZB) or 60h/64h (82379AB)
  5896.  0    RTC address location enabled
  5897.     =1 enable decode of I/O ports 70h-77h
  5898. SeeAlso: #01064,#01089,#01073
  5899.  
  5900. Bitfields for Intel 82378ZB/82379 Utility Bus Chip Select B Register:
  5901. Bit(s)    Description    (Table 01073)
  5902.  7    configuration RAM decode enable
  5903.     =1 permit write accesses to I/O port 0C00h and r/w to ports 08xxh
  5904.  6    enable PORT 0092h
  5905.  5-4    parallel port enable
  5906.     00 LPT1 (ports 03BCh-03BFh)
  5907.     01 LPT2 (ports 0378h-037Fh)
  5908.     10 LPT3 (ports 0278h-027Fh)
  5909.     11 disabled
  5910.  3-2    serial port B enable
  5911.     00 COM1 (03F8h-03FFh)
  5912.     01 COM2 (02F8h-02FFh)
  5913.     10 reserved
  5914.     11 port B disabled
  5915.  1-0    serial port A enable
  5916.     00 COM1 (03F8h-03FFh)
  5917.     01 COM2 (02F8h-02FFh)
  5918.     10 reserved
  5919.     11 port A disabled
  5920. Note:    if both serial ports are set to the same address, port B is disabled
  5921. SeeAlso: #01064,#01072,PORT 0092h
  5922.  
  5923. Bitfields for Intel 82378/82379 MEMCS# Attribute Register 1/2/3:
  5924. Bit(s)    Description    (Table 01074)
  5925.  7    write-enable xC000h-xFFFFh expansion ROM
  5926.  6    read-enable xC000h-xFFFFh expansion ROM
  5927.  5    write-enable x8000h-xBFFFh expansion ROM
  5928.  4    read-enable x8000h-xBFFFh expansion ROM
  5929.  3    write-enable x4000h-x7FFFh expansion ROM
  5930.  2    read-enable x4000h-x7FFFh expansion ROM
  5931.  1    write-enable x0000h-x3FFFh expansion ROM
  5932.  0    read-enable x0000h-x3FFFh expansion ROM
  5933. Note:    x = C/D/E depending on the attribute register
  5934. SeeAlso: #01064
  5935.  
  5936. Bitfields for Intel 82378ZB Scatter Gather Relocation Base Address:
  5937. Bit(s)    Description    (Table 01075)
  5938.  7-0    bits 15-8 of base address for scatter/gather I/O ports
  5939.     (default 04h; low 8 bits of address are always 10h-3Fh)
  5940. SeeAlso: #01064,#01074,#01076,PORT 040Ah"82378ZB",#P0039
  5941.  
  5942. Bitfields for Intel 82371/82378/82379 PCI IRQ Route Control Register:
  5943. Bit(s)    Description    (Table 01076)
  5944.  7    disable IRQ routing
  5945.  6-4    reserved (0)
  5946.  3-0    ISA IRQ number to which to route the PCI IRQ
  5947. Note:    IRQs 0-2, 8, and 13 are reserved
  5948. SeeAlso: #01064,#01167,#01100
  5949.  
  5950. Bitfields for Intel 82379AB PIC/APIC Configuration Control Register:
  5951. Bit(s)    Description    (Table 01077)
  5952.  7-2    reserved
  5953.  1    SMI Routing Control
  5954.     =1 SMI via APIC
  5955.     =0 SMI via SMI# signal
  5956.  0    INT Routing Control
  5957.     =1 INT disabled (requires that APIC be enabled)
  5958.     =0 INT enabled
  5959. SeeAlso: #01064,#01078
  5960.  
  5961. Bitfields for Intel 82379AB/82371 APIC Base Address Relocation:
  5962. Bit(s)    Description    (Table 01078)
  5963.  7    reserved
  5964.  6    (82379AB) reserved
  5965.  6    (82371) A12 mask
  5966.     =1 ignore address bit 12 in APIC address
  5967.  5-0    bits 15-10 of APIC memory address (ORed with FEC00000h to form base
  5968.       address)
  5969. SeeAlso: #01064,#01167,#01077,MEM FEC00000h
  5970.  
  5971. Bitfields for Intel 82378/82379 SMI Control Register:
  5972. Bit(s)    Description    (Table 01079)
  5973.  7    reserved
  5974.  6    (82378) reserved
  5975.     (82379) require Stop Grant bus cycle before asserting STPCLK#
  5976.  5-4    reserved
  5977.  3    Fast-Off Timer freeze
  5978.  2    STPCLK# scaling enable
  5979.     =1 enable Clock Throttle bytes in PCI configuration space
  5980.  1    STPCLK# signal enable
  5981.     =1 assert STPCLK# on read from PORT 00B2h
  5982.  0    SMI# Gate
  5983.     =1 enable SMI# on system management interrupt
  5984. Notes:    bit 1 is cleared either with an explicit write of 0 here, or by any
  5985.       write to PORT 00B2h
  5986.     bit 0 does not affect the recording of SMI events, so a pending SMI
  5987.       will cause an immediate SMI# when the bit is set
  5988. SeeAlso: #01064,#01080,#01081,#01222,PORT 00B2h
  5989.  
  5990. Bitfields for Intel 82371/82378/82379 SMI Enable Register:
  5991. Bit(s)    Description    (Table 01080)
  5992.  15-9    reserved
  5993.  8    (82371SB only) Legacy USB SMI enable
  5994.  7    APMC Write SMI enable
  5995.     =1 generate SMI on write to PORT 00B2h
  5996.  6    EXTSMI# SMI enable
  5997.  5    Fast-Off Timer SMI enable
  5998.  4    IRQ12 (PS/2 mouse) SMI enable
  5999.  3    IRQ8 (RTC alarm) SMI enable
  6000.  2    IRQ4 (COM1/COM3) SMI enable
  6001.  1    IRQ3 (COM2/COM4) SMI enable
  6002.  0    IRQ1 (keyboard) SMI enable
  6003. SeeAlso: #01064,#01079,#01081,#01167,PORT 00B2h
  6004.  
  6005. Bitfields for Intel 82371/82378/82379 System Event Enable Register:
  6006. Bit(s)    Description    (Table 01081)
  6007.  31    Fast-Off SMI enable (system and break events)
  6008.  30    (82379 only) Fast-Off Interrupt Enable (break events only)
  6009.  30    (82371 only) INTR enable (break events only)
  6010.  29    Fast-Off NMI enable (system and break events)
  6011.  28    (82371SB only) Fast-Off APIC enable (break events only)
  6012.  27    (82379 only) Fast-Off COM enable (system events only)
  6013.  26    (82379 only) Fast-Off LPT enable (system events only)
  6014.  25    (82379 only) Fast-Off Drive enable (system events only)
  6015.  24    (82379 only) Fast-Off DMA enable (system events only)
  6016.  23-16    reserved
  6017.  15-3    Fast-Off IRQ (15-3) enable (system and break events)
  6018.  2    reserved
  6019.  1-0    Fast-Off IRQ (1-0) enable (system and break events)
  6020. Note:    any enabled system event restarts the Fast-Off Timer, thus preventing
  6021.       a Fast-Off powerdown; any enabled break event awakens the system from
  6022.       powerdown
  6023. SeeAlso: #01064,#01079,#01080,#01082,#01167
  6024.  
  6025. Bitfields for Intel 82371/82378/82379 SMI Request Register:
  6026. Bit(s)    Description    (Table 01082)
  6027.  15-9    reserved
  6028.  8    (82371SB only) Legacy USB SMI status
  6029.  7    APM SMI Status (write to PORT 00B2h triggered SMI)
  6030.  6    EXTSMI# SMI Status (EXTSMI# line triggered SMI)
  6031.  5    Fast-Off Timer expired
  6032.  4    IRQ12 triggered SMI
  6033.  3    IRQ8 triggered SMI
  6034.  2    IRQ4 triggered SMI
  6035.  1    IRQ3 triggered SMI
  6036.  0    IRQ1 triggered SMI
  6037. Note:    software must explicitly reset the appropriate bits
  6038. SeeAlso: #01064,#01081,#01167
  6039.  
  6040. Format of PCI Configuration data for Intel 82425EX PSC:
  6041. Offset    Size    Description    (Table 01083)
  6042.  00h 64 BYTEs    header (see #00878)
  6043.         (vendor ID 8086h, device ID 0486h)
  6044.  40h    BYTE    PCI control register (see #01084)
  6045.  41h  3 BYTEs    ???
  6046.  44h    BYTE    host device control register (see #01085)
  6047.  45h  3 BYTEs    ???
  6048.  48h    WORD    PCI local-bus IDE control register (see #01086)
  6049.  4Ah  2 BYTEs    ???
  6050.  4Ch    BYTE    ISA I/O recovery timer register (see #01087)
  6051.  4Dh    BYTE    part revision register (see #01088)
  6052.  4Eh    BYTE    X-bus Chip Select A register (see #01089)
  6053.  4Fh    BYTE    X-bus Chip Select B register??? (see also #01102)
  6054.  50h    BYTE    host select register
  6055.  51h    BYTE    deturbo frequency control register
  6056.         when deturbo mode is selected (see PORT 0CF9h), the chipset
  6057.           places a hold on the memory bus for a fraction of the
  6058.           time inversely proportional to the value in this register
  6059.           (i.e. C0h = 1/4, 80h = 1/2, 40h = 3/4, 20h = 7/8, etc.)
  6060.  52h    WORD    secondary (L2) cache control register
  6061.  54h  2 BYTEs    ???
  6062.  56h    WORD    DRAM control register
  6063.  58h    BYTE    ???
  6064.  59h  7 BYTEs    Programmable Attribute Map (PAM) registers 0-6 (see also #01118)
  6065.  60h  5 BYTEs    DRAM row boundary registers 0-4
  6066.         each register N indicates amount of memory in rows 0-N (each
  6067.           row is 64 bits wide); the fifth row of memory (if
  6068.           implemented) must contain either 8M or 16M, depending on
  6069.           system configuration
  6070.         boundary register 4 (offset 64h) contains the total system
  6071.           memory, which may not exceed 128M
  6072.  65h    BYTE    ???
  6073.  66h    BYTE    PIRQ route control register 0
  6074.  67h    BYTE    PIRQ route control register 1
  6075.  68h    BYTE    DRAM memory hole register
  6076.  69h    BYTE    top of memory
  6077.  6Ah  6 BYTEs    ???
  6078.  70h    BYTE    SMRAM control register
  6079.  71h 47 BYTEs    unused???
  6080.  A0h    BYTE    SMI control register
  6081.  A1h    BYTE    ???
  6082.  A2h    WORD    SMI enable register
  6083.  A4h    DWORD    system event enable
  6084.  A8h    BYTE    fast off timer register
  6085.  A9h    BYTE    ???
  6086.  AAh    WORD    SMI request register
  6087.  ACh    BYTE    clock throttle STPCLK# low timer
  6088.  ADh    BYTE    unused???
  6089.  AEh    BYTE    clock throttle STPCLK# high timer
  6090.  AFh    BYTE    ???
  6091.  B0h 80 BYTEs    unused???
  6092. SeeAlso: #00878,#01063,#01055,#01108,#01167
  6093.  
  6094. Bitfields for Intel 82425EX PCI control register:
  6095. Bit(s)    Description    (Table 01084)
  6096.  0    CPU-to-PCI byte merging
  6097.  1    CPU-to-PCI bursting enable
  6098.  2    PCI posted-write buffer enable
  6099.  4-3    subtractive decode sampling point
  6100.     00 slow
  6101.     01 typical
  6102.     10 fast
  6103.     11 reserved
  6104.  5    DRAM parity error enable
  6105.  6    target abort error enable
  6106.  7    reserved
  6107. SeeAlso: #01083,#01085,#01086,#01087
  6108.  
  6109. Bitfields for Intel 82425EX host device control register:
  6110. Bit(s)    Description    (Table 01085)
  6111.  0    HRDY# maximum signal sampling point
  6112.     0 slow timing
  6113.     1 fast timing
  6114.  1    HDEV# signal sampling point
  6115.     0 slow timing
  6116.     1 fast timing
  6117.  2    host device present
  6118.  7-3    reserved
  6119. SeeAlso: #01083,#01084
  6120.  
  6121. Bitfields for Intel 82425EX local-bus IDE control register:
  6122. Bit(s)    Description    (Table 01086)
  6123.  1-0    primary/secondary PCI IDE enable
  6124.     00 IDE disabled
  6125.     01 primary (ports 01F0h-01F7h,03F6,03F7h)
  6126.     10 secondary (ports 0170h-017Fh,0376h,0377h)
  6127.     11 reserved
  6128.  3-2    fast timing bank drive select 1
  6129.     bit 2 = drive 0 enabled
  6130.     bit 3 = drive 1 enabled
  6131.  5-4    IORDY sample point Enable Drive Select
  6132.     bit 4 = drive 0 enabled
  6133.     bit 5 = drive 1 enabled
  6134.  7-6    reserved
  6135.  9-8    IORDY sample point
  6136.     00 6 clocks
  6137.     01 5 clocks
  6138.     10 4 clocks
  6139.     11 3 clocks
  6140.  12-10    recover time (000 = 8 PCI clocks, 001 = 7, ..., 101 = 3, 110/111 = 3)
  6141.  15-13    reserved
  6142. SeeAlso: #01083,#01084
  6143.  
  6144. Bitfields for Intel chipset ISA I/O recovery timer register:
  6145. Bit(s)    Description    (Table 01087)
  6146.  7    (82425EX/82371) DMA reserved page register aliasing disable
  6147.     =0 ports 0090h-009Fh alias ports 0080h-008Fh
  6148.     =1 ports 0090h-009Fh forwarded to ISA bus
  6149.  6    8-bit I/O recovery enable
  6150.  5-3    8-bit I/O recovery time
  6151.     000 = 8 SYSCLKs
  6152.     001-110 = 1-7 SYSCLKs
  6153.  2    16-bit I/O recovery enable
  6154.  1-0    16-bit I/O recovery time
  6155.     00 = 4 SYSCLKs
  6156.     01-11 = 1-3 SYSCLKs
  6157. SeeAlso: #01064,#01083,#01084,#01167,#01170
  6158.  
  6159. Bitfields for Intel 82425EX part revision register:
  6160. Bit(s)    Description    (Table 01088)
  6161.  7-5    fabrication house identifier (read-only)
  6162.  4    E0000h-EFFFFh ISA-to-main-memory forwarding enabled
  6163.  3-0    revision ID (read-only)
  6164. SeeAlso: #01083,#01089
  6165.  
  6166. Bitfields for Intel 82425EX/82371 X-bus Chip Select A register:
  6167. Bit(s)    Description    (Table 01089)
  6168.  7    extended BIOS enabled at FFF80000h-FFFDFFFFh
  6169.  6    lower (E000h) BIOS enabled
  6170.  5    trigger IRQ13 on FERR#
  6171.  4    IRQ12 mouse function enabled
  6172.  3    (82371AB only) alias accesses to PORTs 63h/65h/67h to 61h
  6173.     (else) reserved (0)
  6174.  2    BIOS memory write protect
  6175.  1    keyboard controller addresses (60h,62h,64h,66h) enabled
  6176.  0    RTC addresses (70h-77h) enabled
  6177. SeeAlso: #01083,#01167,#01088,#01102
  6178.  
  6179. Format of PCI Configuration Data for Intel 82380AB PCI-ISA Bridge:
  6180. Offset    Size    Description    (Table 01090)
  6181.  00h 64 BYTEs    header (see #00878)
  6182.         (vender ID 8086h, device ID 123Ch)
  6183.  40h    BYTE    I/O Recovery Register (see #01091)
  6184.  41h    BYTE    reserved
  6185.  42h    BYTE    MISA Error Status (see #01092)
  6186.  43h 189 BYTEs    reserved
  6187. SeeAlso: #00873,#01093
  6188.  
  6189. Bitfields for Intel 82380AB I/O Recovery Register:
  6190. Bit(s)    Description    (Table 01091)
  6191.  7    SYSCLK select
  6192.     0 SYSCLK = PCICLK/4
  6193.     1 SYSCLK = PCICLK/3
  6194.  6    enable 8-bit I/O recovery
  6195.  5-3    additional recovery time for 8-bit I/O cycles, in SYSCLKs
  6196.  2    enable 16-bit I/O recovery
  6197.  1-0    additional recovery time for 16-bit I/O cycles, in SYSCLKs
  6198. SeeAlso: #01090
  6199.  
  6200. Bitfields for Intel 82380AB MISA error status:
  6201. Bit(s)    Description    (Table 01092)
  6202.  7-3    reserved
  6203.  2    IOCHK# asserted
  6204.  1    reserved
  6205.  0    illegal byte lane combination for PCI I/O detected
  6206. SeeAlso: #01090
  6207.  
  6208. Format of PCI Configuration data for Intel 82380FB PCI-PCI Bridge (MPCI2):
  6209. Offset    Size    Description    (Table 01093)
  6210.  00h 64 BYTEs    header type 1 [bridge] (see #00878)
  6211.         (vendor ID 8086h, device ID 124Bh)
  6212.  40h    BYTE    Connector Control (see #01094)
  6213.  41h    BYTE    Connector Event (see #01095)
  6214.  42h  2 BYTEs    reserved
  6215.  44h    WORD    Serial Bus Interface/Burst Enable (see #01096)
  6216.  46h    BYTE    MPCI2 Miscellaneous Status (see #01097)
  6217.  47h  5 BYTEs    reserved
  6218.  4Ch    WORD    Special Message Encode
  6219.         encoded message portion of Special Cycle forwarded by MPCI2
  6220.  4Eh 178 BYTEs    reserved
  6221. SeeAlso: #00873,#01090
  6222.  
  6223. Bitfields for Intel 82380FB Connector Control register:
  6224. Bit(s)    Description    (Table 01094)
  6225.  7-4    reserved
  6226.  3    QEN2 output signal
  6227.  2    QEN1 output signal
  6228.  1-0    reserved
  6229. SeeAlso: #01093
  6230.  
  6231. Bitfields for Intel 82380FB Connector Event register:
  6232. Bit(s)    Description    (Table 01095)
  6233.  7    reserved (1)
  6234.  6    activate power-no suspend
  6235.  5    (read-only) inverted state of MISAEN pin
  6236.  4    (read-only) inverted state of DSTYP pin
  6237.  3    undocking permit
  6238.     software should set this bit for at least 32 microseconds; when this
  6239.       bit is then cleared, the MPCI2 pulses the OPENACK signal for 256 us
  6240.       to tell external hardware to "eject" the notebook
  6241.  2    reserved (1)
  6242.  1    system is docked
  6243.  0    open requested
  6244. SeeAlso: #01093
  6245.  
  6246. Bitfields for Intel 82380FB Serial Interface/Burst Enable register:
  6247. Bit(s)    Description    (Table 01096)
  6248.  15-13    reserved
  6249.  12    enable SERR# on discarding of posted write data
  6250.  11    reserved
  6251.  10    SDATA signal direction (0 = output, 1 = input)
  6252.  9    enable write posting
  6253.  8    enable read bursting
  6254.  7    enable upstream blind prefetching
  6255.  6    reserved
  6256.  5    SDATA signal state (read when bit 10 set, write when bit 10 clear)
  6257.  4    SDIN signal state
  6258.  3    do not pulse P_SERR# when S_PERR# is asserted
  6259.  2    cascade/frame determination delay (0 = 20 P_CLKs, 1 = 10 P_CLKs)
  6260.  1    serial EEPROM chip select
  6261.  0    serial EEPROM clock
  6262. SeeAlso: #01093
  6263.  
  6264. Bitfields for Intel 82380FB MPCI2 Miscellaneous Status register:
  6265. Bit(s)    Description    (Table 01097)
  6266.  7-1    reserved
  6267.  0    (write-clear) P_SERR# was asserted due to invalidation of posted write
  6268. SeeAlso: #01093
  6269.  
  6270. Format of PCI Configuration Data for Intel 82439HX:
  6271. Offset    Size    Description    (Table 01098)
  6272.  00h 64 BYTEs    header (see #00878)
  6273.         (vender ID 8086h, device ID 1250h)
  6274.         (revision ID 00h = A0 stepping)
  6275.  40h 16 BYTEs    reserved
  6276.  50h    BYTE    PCI Control (see #01110)
  6277.  51h    BYTE    reserved
  6278.  52h    BYTE    cache control (see #01112)
  6279.  53h  3 BYTEs    reserved
  6280.  56h    BYTE    DRAM extended control (see #01115)
  6281.  57h    BYTE    DRAM control (see #01116)
  6282.  58h    BYTE    DRAM timing (see #01117)
  6283.  59h  7 BYTEs    Programmable Attribute Map registers 0-6 (see #01118)
  6284.  60h  8 BYTEs    DRAM Row Boundary registers 0-7
  6285.         each register N indicates cumulative amount of memory in rows
  6286.           0-N (each 64 bits wide), in 4M units
  6287.  68h    BYTE    DRAM Row Type (see #01119)
  6288.         bits 0-7 indicate whether each row 0-7 contains EDO DRAM
  6289.           instead of page-mode DRAM
  6290.  69h    BYTE    ???
  6291.  6Ah  8 BYTEs    reserved
  6292.  72h    BYTE    System Management RAM control (see #01123)
  6293.  73h 29 BYTEs    reserved
  6294.  90h    BYTE    Error Command (see #01126)
  6295.  91h    BYTE    Error Status (see #01127) (read-only)
  6296.  92h    BYTE    Error Syndrome (read-only)
  6297.         latest non-zero ECC error syndrome
  6298.  93h 109 BYTEs    reserved
  6299. SeeAlso: #01108,#01229
  6300.  
  6301. Format of PCI Configuration Data for Intel 82439TX "MTXC":
  6302. Offset    Size    Description    (Table 01099)
  6303.  00h 64 BYTEs    header (see #00878)
  6304.         (vendor ID 8086h, device ID 7100h)
  6305.         (revision ID 00h = A0 stepping)
  6306.  40h 15 BYTEs    reserved
  6307.  4Fh    BYTE    Arbitration Control register (see #01109)
  6308.  50h    BYTE    PCI Control register (see #01110)
  6309.  51h    BYTE    reserved
  6310.  52h    BYTE    Cache Control register (see #01112)
  6311.  53h    BYTE    Extended Cache Control register (see #01113)
  6312.  54h    WORD    SDRAM Control Register (see #01114)
  6313.  56h    BYTE    DRAM Extended Control register (see #01115)
  6314.  57h    BYTE    DRAM Control register (see #01116)
  6315.  58h    BYTE    DRAM Timing register (see #01117)
  6316.  59h  7 BYTEs    Programmable Attribute Map registers 0-6 (see #01118)
  6317.  60h  6 BYTEs    DRAM Row Boundary registers 0-5
  6318.         each register N indicates cumulative amount of memory in rows
  6319.           0-N (each 64 bits wide), in 4M units
  6320.  66h    BYTE    reserved
  6321.  67h    BYTE    DRAM Row Type High register (see #01213)
  6322.  68h    BYTE    DRAM Row Type Low register (see #01119)
  6323.  69h  7 BYTEs    reserved
  6324.  70h    BYTE    Multi-Transaction Timer register
  6325.         number of PCLKs guaranteed to the current agent before the
  6326.           82439TX will grant the bus to another PCI agent on request
  6327.  71h    BYTE    Extended System Management RAM Control register (see #01149)
  6328.  72h    BYTE    System Management RAM Control register (see #01123)
  6329.  73h  6 BYTEs    reserved
  6330.  79h    BYTE    Miscellaneous Control register (see #01128)
  6331.  7Ah 134 BYTEs    reserved
  6332. Note:    The Intel 82439TX chipset uses PCI configuration mechanism #1
  6333. SeeAlso:  #00873,PORT 0CF8h
  6334.  
  6335. Format of PCI Configuration Data for Intel 82371AB (PIIX4), ISA Bridge:
  6336. Offset    Size    Description    (Table 01100)
  6337.  00h 64 BYTEs    header (see #00878)
  6338.         (vendor ID 8086h, device ID 7110h)
  6339.  40h 12 BYTEs    reserved
  6340.  4Ch    BYTE    ISA I/O recovery timer (see #01101)
  6341.  4Dh    BYTE    reserved
  6342.  4Eh    WORD    X-Bus Chip Select (see #01089,#01102)
  6343.  50h 16 BYTEs    reserved
  6344.  60h    BYTE    PIRQA route control (see #01076)
  6345.  61h    BYTE    PIRQB route control (see #01076)
  6346.  62h    BYTE    PIRQC route control (see #01076)
  6347.  63h    BYTE    PIRQD route control (see #01076)
  6348. !!!intel\29056201.pdf p.59
  6349.  64h    BYTE    serial IRQ control
  6350.  65h  4 BYTEs    reserved???
  6351.  69h    BYTE    top of memory
  6352.  6Ah    WORD    miscellaneous status
  6353.  6Ch 10 BYTEs    reserved???
  6354.  76h    BYTE    motherboard device DMA control 0
  6355.  77h    BYTE    motherboard device DMA control 1
  6356.  78h  9 BYTEs    reserved???
  6357.  80h    BYTE    APIC base address relocation
  6358.  81h    BYTE    reserved???
  6359.  82h    BYTE    deterministic latency control
  6360.  83h 13 BYTEs    reserved???
  6361.  90h    WORD    PCI DMA configuration
  6362.  92h    WORD    distributed DMA (channels 0-3) slave base pointer
  6363.  94h    WORD    distributed DMA (channels 5-7) slave base pointer
  6364.  96h 26 BYTEs    reserved???
  6365.  B0h    DWORD    general configuration
  6366.  B4h 23 BYTEs    reserved???
  6367.  CBh    BYTE    real-time clock configuration
  6368.  CCh 52 BYTEs    reserved
  6369. SeeAlso: #00873,#01103,#01104,#01105
  6370.  
  6371. Bitfields for Intel PIIX4 ISA I/O recovery timer:
  6372. Bit(s)    Description    (Table 01101)
  6373.  7    disable aliasing PORTs 90h-9Fh into 80h-8Fh (except PORT 0092h)
  6374.  6    enable 8-bit I/O recover timer in bits 5-3
  6375.  5-3    additional 8-bit I/O recovery time (added to 3.5 SYSCLK minimum)
  6376.     000 = 8 SYSCLKs, else N SYSCLKs
  6377.  2    enable 16-bit I/O recovery timer in bits 1-0
  6378.  1-0    additional 16-bit I/O recovery time (added to 3.5 SYSCLK minimum)
  6379.     00 = 3 SYSCLKs
  6380.     01 = 1 SYSCLK
  6381.     10 = 2 SYSCLKs
  6382.     11 = 4 SYSCLKs
  6383. SeeAlso: #01100
  6384.  
  6385. Bitfields for Intel 82371 X-Bus Chip Select Enable (high byte):
  6386. Bit(s)    Description    (Table 01102)
  6387.  7-3    reserved
  6388.  2    (82371AB) enable positive PCI decode for Micro Controller at PORTs 62h
  6389.       and 66h
  6390.  1    (82371AB) enable one-megabyte extended BIOS (FFF00000h-FFF7FFFFh are
  6391.       forwarded to ISA bus, aliased to top of 16M region)
  6392.  0    enable I/O APIC
  6393. SeeAlso: #01089
  6394.  
  6395. Format of PCI Configuration Data for Intel 82371AB (PIIX4), IDE Controller:
  6396. Offset    Size    Description    (Table 01103)
  6397.  00h 64 BYTEs    header (see #00878)
  6398.         (vendor ID 8086h, device ID 7111h)
  6399.  20h    DWORD    I/O base address (for 16 contiguous PORTs)
  6400. !!!intel\29056201.pdf p.89
  6401.  40h    WORD    primary channel timing register
  6402.  42h    WORD    secondary channel timing register
  6403.  44h    BYTE    slave IDE timing
  6404.  45h  3 BYTEs    reserved???
  6405.  48h    BYTE    Ultra DMA/33 control
  6406.  49h    BYTE    reserved???
  6407.  4Ah    WORD    Ultra DMA/33 timing
  6408.  4Ch 180 BYTEs    reserved
  6409. SeeAlso: #00873,#01100,#01104,#01105
  6410.  
  6411. Format of PCI Configuration Data for Intel 82371AB (PIIX4), USB Controller:
  6412. Offset    Size    Description    (Table 01104)
  6413.  00h 64 BYTEs    header (see #00878)
  6414.         (vendor ID 8086h, device ID 7112h)
  6415.  20h    DWORD    I/O base address (for 32 contiguous PORTs)
  6416. !!!intel\29056201.pdf p.102
  6417.  40h 32 BYTEs    reserved
  6418.  60h    BYTE    USB specification release number
  6419.         00h pre-release 1.0
  6420.         10h release 1.0
  6421.  61h 95 BYTEs    reserved
  6422.  C0h    WORD    legacy support
  6423.  C2h 61 BYTEs    reserved
  6424.  FFh    BYTE    miscellaneous support
  6425. SeeAlso: #00873,#01100,#01103,#01105
  6426.  
  6427. Format of PCI Configuration Data for Intel 82371AB (PIIX4), Power Management:
  6428. Offset    Size    Description    (Table 01105)
  6429.  00h 64 BYTEs    header (see #00878)
  6430.         (vendor ID 8086h, device ID 7113h)
  6431.  40h    DWORD    base address of power-management I/O ports
  6432.         (same format as PCI base addresses; low bit hardwired to 1)
  6433.  44h    DWORD    initial counts of device 0-11 idle timers
  6434.  48h    DWORD    !!!intel\29056201.pdf p.117
  6435.  4Ch    DWORD    general-purpose input control
  6436.  50h  3 BYTEs    "device resource D"
  6437.  53h    BYTE    unused???
  6438.  54h    DWORD    device activity event selection A
  6439.  58h    DWORD    device activity event selection B
  6440.  5Ch    DWORD    "device resource A"
  6441.  60h    DWORD    "device resource B"
  6442.  64h    DWORD    "device resource C"
  6443.  68h  3 BYTEs    "device resource E"
  6444.  6Bh  5 BYTEs    unused???
  6445.  70h  3 BYTEs    "device resource G"
  6446.  73h    BYTE    unused???
  6447.  74h    DWORD    "device resource H"
  6448.  78h    DWORD    "device resource I"
  6449.  7Ch    DWORD    "device resource J"
  6450.  80h    BYTE    miscellaneous power management
  6451.  81h 15 BYTEs    unused???
  6452.  90h    DWORD    base address for SMBus I/O ports
  6453.         (same format as PCI base addresses; low bit hardwired to 1)
  6454.  94h    ...
  6455.  D2h    BYTE    SMBus host configuration
  6456.  D3h    BYTE    SMBus slave command
  6457.  D4h    BYTE    SMBus slave shadow port 1 address
  6458.  D5h    BYTE    SMBus slave shadow port 2 address
  6459.  D6h    BYTE    SMBus revision
  6460.  D7h
  6461. SeeAlso: #00873,#01100,#01103,#01104
  6462.  
  6463. Format of PCI Configuration Data for Intel 82437MX:
  6464. Offset    Size    Description    (Table 01106)
  6465.  00h 64 BYTEs    header (see #00878)
  6466.         (vendor ID 8086h, device ID 1235h)
  6467.  40h 16 BYTEs    reserved
  6468.  50h    BYTE    PCI Control (see #01111)
  6469.  51h    BYTE    reserved
  6470.  52h    BYTE    cache control (see #01112)
  6471.  53h  4 BYTEs    reserved
  6472.  57h    BYTE    DRAM Control (see #01116)
  6473.  58h    BYTE    DRAM timing (see #01117)
  6474.  59h  7 BYTEs    Programmable Attribute Map registers 0-6 (see #01118)
  6475.  60h  4 BYTEs    DRAM Row Boundary Registers 0-3
  6476.         each register N indicates cumulative amount of memory in rows
  6477.           0-N, in 4M units (each row is 64 bits wide)
  6478.  64h  4 BYTEs    reserved
  6479.  68h    BYTE    DRAM Row Type (see #01121)
  6480.  69h  9 BYTEs    reserved
  6481.  72h    BYTE    System Management RAM control (see #01123)
  6482.  73h 141 BYTEs    reserved
  6483. SeeAlso: #01108,#01107
  6484.  
  6485. Format of PCI Configuration Data for Intel 82437FX:
  6486. Offset    Size    Description    (Table 01107)
  6487.  00h 64 BYTEs    header (see #00878)
  6488.         (vendor ID 8086h, device ID 122Dh) (see #00873)
  6489.  40h 16 BYTEs    reserved
  6490.  50h    BYTE    PCI Control (see #01111)
  6491.  51h    BYTE    reserved
  6492.  52h    BYTE    cache control (see #01112)
  6493.  53h  4 BYTEs    reserved
  6494.  57h    BYTE    DRAM Control (see #01116)
  6495.  58h    BYTE    DRAM timing (see #01117)
  6496.  59h  7 BYTEs    Programmable Attribute Map registers 0-6 (see #01118)
  6497.  60h  5 BYTEs    DRAM Row Boundary Registers 0-4
  6498.         each register N indicates cumulative amount of memory in rows
  6499.           0-N, in 4M units (each row is 64 bits wide)
  6500.  65h  3 BYTEs    reserved
  6501.  68h    BYTE    DRAM Row Type (see #01121)
  6502.  69h  9 BYTEs    reserved
  6503.  72h    BYTE    System Management RAM control (see #01123)
  6504.  73h 141 BYTEs    reserved
  6505. SeeAlso: #01106,#01108
  6506.  
  6507. Format of PCI Configuration Data for Intel 82437VX:
  6508. Offset    Size    Description    (Table 01108)
  6509.  00h 64 BYTEs    header (see #00878)
  6510.         (vendor ID 8086h, device ID 7030h)
  6511.         (revision ID 00h = A0 stepping)
  6512.  40h 15 BYTEs    reserved
  6513.  4Fh    BYTE    arbitration control (see #01109)
  6514.  50h    BYTE    PCI Control (see #01110)
  6515.  51h    BYTE    reserved
  6516.  52h    BYTE    cache control (see #01112)
  6517.  53h    BYTE    cache control extensions (see #01113)
  6518.  54h    WORD    SDRAM control (see #01114)
  6519.  55h    BYTE    reserved
  6520.  56h    BYTE    DRAM extended control (see #01115)
  6521.  57h    BYTE    DRAM control (see #01116)
  6522.  58h    BYTE    DRAM timing (see #01117)
  6523.  59h  7 BYTEs    Programmable Attribute Map registers 0-6 (see #01118)
  6524.  60h  5 BYTEs    DRAM Row Boundary registers 0-4
  6525.         each register N indicates amount of memory in rows 0-N in 4M
  6526.           units (each row is 64 bits wide); the fifth row of memory (if
  6527.           implemented) must contain either 8M or 16M, depending on
  6528.           system configuration
  6529.         boundary register 4 (offset 64h) contains the total system
  6530.           memory, which may not exceed 128M
  6531.  65h  2 BYTEs    reserved
  6532.  67h    BYTE    DRAM Row Type (high)
  6533.         defines memory type in DRAM row 4 in bits 4,0 (see #01119)
  6534.  68h    BYTE    DRAM Row Type (low) (see #01119)
  6535.  69h    BYTE    PCI TRDY timer (see #01122)
  6536.  6Ah  6 BYTEs    reserved
  6537.  70h    BYTE    Multi-Transaction Timer
  6538.         number of PCLKs guaranteed to the current agent before the
  6539.           82437 will grant the bus to another PCI agent on request
  6540.  71h    BYTE    reserved
  6541.  72h    BYTE    System Management RAM control (see #01123)
  6542.  73h    BYTE    shared memory buffer control (see #01124)
  6543.  74h    BYTE    shared memory buffer start address, in 0.5MB units
  6544.         end address is top-of-memory at offset 64h or start of an
  6545.           enabled PCI memory hole when top-of-memory is 16M
  6546.  76h  2 BYTEs    reserved
  6547.  78h    BYTE    graphics controller latency timers (see #01125)
  6548.  79h 135 BYTEs    reserved
  6549. SeeAlso: #00873,#01063,#01083,#01098,#01106
  6550.  
  6551. Bitfields for Intel 82437VX,82439TX Arbitration Control register:
  6552. Bit(s)    Description    (Table 01109)
  6553.  7    extended CPU-to-PIIX PHLDA# signalling enabled
  6554.  6-0    (82439TX) reserved
  6555.  6-4    reserved
  6556.  3    (82437VX) CPU priority enable
  6557.     =1 CPU gets PCI bus after two PCI slots
  6558.     =0 CPU gets PCI bus after three PCI slots
  6559.  2-0    reserved
  6560. SeeAlso: #01099,#01108,#01110
  6561.  
  6562. Bitfields for Intel 82437VX,82439HX/TX PCI Control register:
  6563. Bit(s)    Description    (Table 01110)
  6564.  7-4    reserved (82437VX,82439TX)
  6565.  7    DRAM ECC/Parity Select (82439HX)
  6566.     =1 ECC
  6567.     =0 parity
  6568.  6    ECC TEST enable (82439HX)
  6569.  5    shutdown to port 92h (82439HX)
  6570.     =1 send 01h to PORT 0092h on Shutdown special cycle on host bus
  6571.  4    dual-processor NA# enable (82439HX)
  6572.  3    PCI Concurrency Enable
  6573.     =1 CPU can access DRAM/L2 during non-PIIX PCI master cycles
  6574.     =0 CPU kept off PCI bus during all PCI bus-master cycles
  6575.  2-0    reserved (82437VX,82439TX)
  6576.  2    SERR# Output Type (82439HX only)
  6577.     =1 SERR# is actively driven high when negated
  6578.     =0 SERR# is PCI-compatible open-drain output
  6579.  1    reserved
  6580.  0    Global TXC Enable (82439HX only)
  6581.     =1 enable new 82439HX features
  6582. SeeAlso: #01099,#01108,#01098,#01112,#01111
  6583.  
  6584. Bitfields for Intel 82437FX/82437MX PCI Control register:
  6585. Bit(s)    Description    (Table 01111)
  6586.  7-5    CPU inactivity timer (in PCI Clocks less 1)
  6587.  4    reserved
  6588.  3    enable PCI Peer Concurrency
  6589.     =1 CPU can access DRAM/L2 during non-PIIX PCI master cycles
  6590.     =0 CPU kept off PCI bus during all PCI bus-master cycles
  6591.  2    disable PCI Bursting
  6592.  1    disable PCI Streaming
  6593.  0    disable Bus Concurrency
  6594. SeeAlso: #01106,#01107,#01110
  6595.  
  6596. Bitfields for Intel 82437,82439HX/TX cache control register:
  6597. Bit(s)    Description    (Table 01112)
  6598.  7-6    secondary cache size
  6599.     00 none
  6600.     01 256K
  6601.     10 512K
  6602.     11 reserved
  6603.  5-4    L2 RAM type
  6604.     00 pipelined burst SRAM/DRAM
  6605.     01 reserved
  6606.     10 asynchronous SRAM (82437FX/MX/VX,82439TX only)
  6607.     11 two banks of pipelined burst cache
  6608.  3    NA disable
  6609.     =1 never assert NA# pin
  6610.  2    reserved (82437FX/MX/VX,82439TX)
  6611.  2    Extended Cacheability Enable (82439HX)
  6612.     =1 cache up to 512M
  6613.     =0 cache only first 64M
  6614.  1    Secondary Cache Force Miss or Invalidate
  6615.     =1 force all memory accesses to bypass L2 cache
  6616.  0    First Level Cache Enable
  6617.     =1 all memory accesses made non-cacheable by CPU L1 cache
  6618. SeeAlso: #01099,#01108,#01098,#01110,#01113,#01114,#01106
  6619.  
  6620. Bitfields for Intel 82437VX,82439TX cache control extensions register:
  6621. Bit(s)    Description    (Table 01113)
  6622.  7-6    reserved
  6623.  5    DRAM cache detected (read-only)
  6624.  4-0    DRAM cache refresh timer
  6625.     number of HCLKs 82437VX,82439TX remains idle during DRAM cache refresh
  6626. SeeAlso: #01099,#01108,#01112
  6627.  
  6628. Bitfields for Intel 82437VX,82439TX SDRAM control register:
  6629. Bit(s)    Description    (Table 01114)
  6630.  15-9    reserved
  6631.  8-6    Special SDRAM Mode Select
  6632.     000 normal mode (default)
  6633.     001 enable NOP command
  6634.     010 enable All Banks Precharge command
  6635.     011 enable Mode Register Command
  6636.     100 enable CBR Cycle
  6637.     101 reserved
  6638.     11x reserved
  6639.  5    (82437VX) reserved
  6640.  5    (82439TX) RAS# to CAS# Override
  6641.     =1 and CAS# latency=0, RAS# to CAS# is delayed 2 HCLKs
  6642.     =0 RAS# to CAS# delay determined solely by CAS# latency setting
  6643.  4    CAS# latency
  6644.     =1 latency is 2 for all SDRAM cycles
  6645.     =0 latency is 3
  6646.  3    RAS# precharge and refresh timing
  6647.     =0 slower
  6648.     =1 faster
  6649.  2    reserved
  6650.  1    (82437VX) reserved
  6651.  1    (82439TX) 64-Mbit Technology Enable
  6652.     =1 supports 64M-bit SDRAM devices
  6653.     =0 supports 64M-bit EDO/FPM devices only
  6654.  0    reserved
  6655. SeeAlso: #01099,#01108,#01112
  6656.  
  6657. Bitfields for Intel 82437VX,82439HX/TX DRAM extended control register:
  6658. Bit(s)    Description    (Table 01115)
  6659.  7    reserved
  6660.  6    (VX/TX) refresh RAS# assertion length (0=4 clocks, 1=5 clocks)
  6661.  5    (VX/TX) Fast EDO Path Select
  6662.  4    Speculative Leadoff Disable
  6663.  3    (82439HX) Turn-Around Insertion Enable
  6664.     =1 insert one extra clock of turnaround time after asserting MWE#
  6665.  2-1    Memory Address Drive Strength
  6666.     82437VX:         82439HX:               82439TX:
  6667.       00 reserved           00 8mA             00 10mA/10mA (MA/MWE#)
  6668.       01 10mA (default)    01 8mA/12mA (MAA/MWE#)     01 10mA/16mA (MA/MWE#)
  6669.       10 16mA           10 12mA/8mA (MAA/MWE#)     10 16mA/10mA (MA/MWE#)
  6670.       11 reserved           11 12mA             11 16mA/16mA (MA/MWE#)
  6671.  0    (82437VX) DRAM Symmetry Detect Mode
  6672.     (used to force some memory address lines to fixed value for detecting
  6673.       DRAM symmetry row-by-row)
  6674.  0    (82439HX) 64MBit Mode Enable
  6675.     =1 enable support for 64M SIMMs
  6676.  0    (82439TX) reserved
  6677. SeeAlso: #01099,#01108,#01098,#01116
  6678.  
  6679. Bitfields for Intel 82437,82439HX/TX DRAM control register:
  6680. Bit(s)    Description    (Table 01116)
  6681.  7-6    DRAM Hole Enable
  6682.     00 none
  6683.     01 512K-640K
  6684.     10 15M-16M (82437FX/MX/VX only)
  6685.     11 14M-16M (82437VX,82439TX only)
  6686.  5    reserved
  6687.  4    (82437MX only) refresh type during Suspend
  6688.     =1 self-refreshing DRAMs in system
  6689.     =0 CAS-before-RAS refresh
  6690.     (82439TX only) Enhanced Paging disabled
  6691.  3    EDO Detect Mode enable
  6692.     (used to detect whether memory is EDO bank-by-bank)
  6693.  2-0    DRAM refresh rate
  6694.          FX/VX/HX     MX         TX
  6695.     000  disabled     15.6 us     disabled
  6696.     001  50 MHz     31.2 us     15.6 us
  6697.     010  60 MHz     62.4 us     31.2 us
  6698.     011  66 MHz     125 us         64.4 us
  6699.     100  reserved     250 us         125 us
  6700.     101  reserved     reserved    256 us
  6701.     1xx  reserved     reserved    reserved
  6702. SeeAlso: #01099,#01108,#01098,#01115,#01106
  6703.  
  6704. Bitfields for Intel 82437FX/MX/VX,82439HX/TX DRAM timing register:
  6705. Bit(s)    Description    (Table 01117)
  6706.  7    (82437FX,82439TX) reserved
  6707.  7    (82437MX) MA[11:2] buffer strength
  6708.     =0 8mA
  6709.     =1 12mA
  6710.  7    (82437VX) MA-to-RAS# Delay
  6711.     =1 one clock
  6712.     =0 two clocks
  6713.  7    (82439HX) Turbo Read Leadoff
  6714.     =1 bypass first register in DRAM data pipeline, saving one clock
  6715.     (may only be set in a cacheless configuration)
  6716.  6-5    DRAM Read Burst Timing
  6717.     00 x444 (EDO and Standard Page Mode)
  6718.     01 x333 (EDO), x444 (SPM)
  6719.     10 x222 (EDO), x333 (SPM)
  6720.     11 x322 (EDO), x333 (SPM) (82437VX only)
  6721.     11 reserved (other)
  6722.  4-3    DRAM Write Burst Timing
  6723.     00 x444
  6724.     01 x333
  6725.     10 x222
  6726.     11 reserved
  6727.  2    (82439TX) reserved
  6728.  2    RAS-to-CAS Delay
  6729.     =1 two clocks
  6730.     =0 three clocks
  6731.  1-0    DRAM Leadoff Timing
  6732.     82437FX/MX  Read Leadoff  Write Leadoff     RAS# Precharge
  6733.       00        8        6           3
  6734.       01        7        5           3
  6735.       10        8        6           4
  6736.       11        7        5           4
  6737.     82437VX,82439TX     Read  Write Leadoff  RAS# Precharge
  6738.       00           11        7           3
  6739.       01           10        6           3
  6740.       10           11        7           4
  6741.       11           10        6           4
  6742.     82439HX     Read Leadoff  Write Leadoff  RAS# Precharge
  6743.       00        7        6           3
  6744.       01        6        5           3
  6745.       10        7        6           4
  6746.       11        6        5           4
  6747. SeeAlso: #01099,#01108,#01116,#01106,#01107
  6748.  
  6749. Bitfields for Intel 8243x/8244x Programmable Attribute Map Register:
  6750. Bit(s)    Description    (Table 01118)
  6751.  7    reserved
  6752.  6    cache enable (region 1)
  6753.  5    write enable (region 1)
  6754.  4    read enable (region 1)
  6755.  3    reserved
  6756.  2    cache enable (region 0)
  6757.  1    write enable (region 0)
  6758.  0    read enable (region 0)
  6759. Notes:    each programmable attribute map register controls two memory
  6760.       regions at the top of the first megabyte of memory
  6761.     for the Intel 82441FX and 82443BX/LX, bits 6 and 2 are reserved, as
  6762.       cacheability is set using the Pentium Pro/II/Celeron's MTRR registers
  6763.       (see MSR 000000FEh)
  6764.     Intel 82434,82437FX/MX/VX,82439HX,82441FX,82443EX/LX PAM
  6765.       registers/regions:
  6766.         PAM0 low: reserved [*]
  6767.         PAM0 hi:  segment F000-FFFF
  6768.         PAM1 low: segment C000-C3FF
  6769.         PAM1 hi:  segment C400-C7FF
  6770.         PAM2 low: segment C800-CBFF
  6771.         PAM2 hi:  segment CC00-CFFF
  6772.         PAM3 low: segment D000-D3FF
  6773.         PAM3 hi:  segment D400-D7FF
  6774.         PAM4 low: segment D800-DBFF
  6775.         PAM4 hi:  segment DC00-DFFF
  6776.         PAM5 low: segment E000-E3FF
  6777.         PAM5 hi:  segment E400-E7FF
  6778.         PAM6 low: segment E800-EBFF
  6779.         PAM6 hi:  segment EC00-EFFF
  6780.     [*] on the 82434 (and possibly other Intel chipsets), the low nybble of
  6781.       PAM0 controls segment 8000-9FFF
  6782. SeeAlso: #01055,#01108,#01098,#01099,#01229,#01106,#01107,#01142,#01129
  6783.  
  6784. Bitfields for Intel 82437VX,82439TX DRAM Row Type register:
  6785. Bit(s)    Description    (Table 01119)
  6786.  7,3    row 3 type
  6787.  6,2    row 2 type
  6788.  5,1    row 1 type
  6789.  4,0    row 0 type
  6790.     00 SPM DRAM
  6791.     01 EDO DRAM
  6792.     10 SDRAM
  6793.     11 reserved
  6794. SeeAlso: #01099,#01108,#01118,#01213
  6795.  
  6796. Bitfields for Intel 82439TX DRAM Row Type high register:
  6797. Bit(s)    Description    (Table 01213)
  6798.  7    Host Frequency detection
  6799.     =1 66MHz Bus
  6800.     =0 60MHz bus
  6801.  5,1    DRAM Row 5 type
  6802.  4,0    DRAM ROW 4 type
  6803.     00 SPM
  6804.     01 EDO
  6805.     10 SDRAM
  6806.     11 reserved
  6807.  6,3    reserved
  6808.  2    Memory Address select Enabled
  6809. SeeAlso: #01099,#01119
  6810.  
  6811. Bitfields for Intel 82437FX/82437MX DRAM Row Type register:
  6812. Bit(s)    Description    (Table 01121)
  6813.  7-4    reserved
  6814.  3-0    DRAM Row N is EDO instead of page-mode DRAM
  6815. SeeAlso: #01106,#01107
  6816.  
  6817. Bitfields for Intel 82437VX PCI TRDY timer:
  6818. Bit(s)    Description    (Table 01122)
  6819.  7-3    reserved
  6820.  2-0    TRDY timeout value
  6821.     000 2 PCICLKs
  6822.     001 4 PCICLKs
  6823.     010 6 PCICLKs
  6824.     011 8 PCICLKs
  6825.     1xx reserved
  6826. SeeAlso: #01108,#01123
  6827.  
  6828. Bitfields for Intel 82437,82439HX/TX,82443BX/EX/LX SMRAM control register:
  6829. Bit(s)    Description    (Table 01123)
  6830.  7    reserved
  6831.  6    SMM Space Open
  6832.     =1 make SMM DRAM visible even when not in SMM if bit 4 =0
  6833.  5    SMM Space Closed
  6834.     =1 no data references permitted to SMM DRAM even in SMM
  6835.  4    SMM Space Locked
  6836.     =1 force bits 4 and 6 to become read-only; and clear bit 6
  6837.  3    SMRAM Enable
  6838.     =1 128K DRAM are accessible for use at A000 while in SMM
  6839.  2-0    SMM Space Base Segment
  6840.     010 segment A000-BFFF
  6841.     100 segment C000-CFFF (82437MX,82443EX only)
  6842.     other reserved
  6843. Note:    bits 5 and 6 must never both be set at the same time
  6844. SeeAlso: #01099,#01108,#01098,#01124,#01106,#01107,#01142,#01129
  6845.  
  6846. Bitfields for Intel 82437VX Shared Memory Buffer control register:
  6847. Bit(s)    Description    (Table 01124)
  6848.  7-2    reserved
  6849.  1    enable shared memory buffer
  6850.  0    redirect shared memory buffer access
  6851.     =0 treat SMB area as a hole in system DRAM
  6852. SeeAlso: #01108,#01123,#01125
  6853.  
  6854. Bitfields for Intel 82437VX Graphics Controller Latency Timer:
  6855. Bit(s)    Description    (Table 01125)
  6856.  7-6    reserved
  6857.  5-3    GC latency for PCI reads (in 4 HCLK multiples) (default=100)
  6858.  2-0    GC latency for CPU and PCI writes (in 4 HCLK multiples) (default=011)
  6859. SeeAlso: #01108,#01124
  6860.  
  6861. Bitfields for Intel 82439HX Error Command register:
  6862. Bit(s)    Description    (Table 01126)
  6863.  7    SERR# duration
  6864.     =0 one PCI clock
  6865.     =1 until error flags are cleared
  6866.  6-3    reserved
  6867.  2    force bad parity on multiple-bit uncorrectable error
  6868.  1    assert SERR# on multiple-bit uncorrectable error
  6869.  0    assert SERR# on single-bit correctable error
  6870. SeeAlso: #01098,#01127
  6871.  
  6872. Bitfields for Intel 82439HX Error Status register:
  6873. Bit(s)    Description    (Table 01127)
  6874.  7-5    DRAM row associated with multi-bit error
  6875.  4    multi-bit uncorrectable error occurred (write 1 bit to clear)
  6876.  3-1    DRAM row associated with single-bit correctable error
  6877.  0    single-bit correctable error occurred (write 1 bit to clear)
  6878. SeeAlso: #01098,#01126
  6879.  
  6880. Bitfields for Intel 82439TX miscellaneous control register:
  6881. Bit(s)    Description    (Table 01128)
  6882.  7    reserved
  6883.  6    ACPI control register enable
  6884.  5    Suspend refresh type (EDO/FPM DRAM only)
  6885.     =1 Self refresh (Always for SDRAM)
  6886.     =0 CBR refresh
  6887.  4    Normal refresh enable
  6888.     When set to 1, 82439TX switches from suspend refresh to normal refresh
  6889.  3    reserved
  6890.  2    Internal clock control disable
  6891.     =1 disable
  6892.     =0 enable  Disables 82439TX internal clocks during suspend, reducing
  6893.       power consumption.
  6894.  1-0    reserved
  6895. SeeAlso: #01099
  6896.  
  6897. Format of PCI configuration for Intel 82443EX/LX Device 0 (Host-PCI):
  6898. Offset    Size    Description    (Table 01129)
  6899.  00h 64 BYTEs    header (see #00878)
  6900.         (vendor ID 8086h, device ID 7180h)
  6901.         chipset is 82443EX if revision >= 03h
  6902.  40h 16 BYTEs    reserved
  6903.  50h    WORD    PAC Configuration register (See #01131)
  6904.  52h    BYTE    reserved
  6905.  53h    BYTE    Data Buffer Control register (see #01132)
  6906.  54h    BYTE    reserved
  6907.  55h    WORD    DRAM Row Type register (see #01133)
  6908.  57h    BYTE    DRAM Control register (see #01134)
  6909.  58h    BYTE    DRAM Timing register (see #01135)
  6910.  59h  7 BYTEs    PAM Configuration registers 0-6 (See #01118)
  6911.  60h  8 BYTEs    DRAM Row Boundary registers 0-7
  6912.         each register indicates top of memory for a particular row, in
  6913.           8MB units; DIMMs use two rows each, with single-sided DIMMs
  6914.           leaving the odd-numbered rows unpopulated
  6915.  68h    BYTE    Fixed DRAM Hole Control register (see #01147)
  6916.  69h    BYTE    reserved
  6917.  6Ah    WORD    DRAM Extended Mode Select register (see #01136)
  6918.  6Ch    DWORD    Memory Buffer Strength Control register (see #01137)
  6919.  70h    BYTE    Multi-Transaction Timer register (see #01140)
  6920.  71h    BYTE    reserved
  6921.  72h    BYTE    System Management RAM Control register (see #01123)
  6922.  73h 29 BYTEs    reserved
  6923.  90h    BYTE    Error Command register (see #01156)
  6924.  91h    BYTE    Error Status 0 register (see #01138)
  6925.  92h    BYTE    Error Status 1 register (see #01139)
  6926.  93h    BYTE    Reset Control Register (see #01239)
  6927.  94h 12 BYTEs    reserved
  6928.  A0h    DWORD    AGP Capability register (see #01158)
  6929.  A4h    DWORD    AGP Status register (see #01159)
  6930.  A8h    DWORD    AGP Command register (see #01160)
  6931.  ACh  4 BYTEs    reserved
  6932.  B0h    DWORD    AGP Control register (see #01161)
  6933.  B4h    BYTE    Arpeture Size Control register (see #01162)
  6934.  B5h  3 BYTEs    reserved
  6935.  B8h    DWORD    Arpeture Translation Table Base register (see #01163)
  6936.  BCh    BYTE    AGP MTT Control register (see #01140)
  6937.  BDh    BYTE    AGP Low Priority Transaction timer register (see #01141)
  6938.  BCh 67 BYTEs    reserved
  6939. Notes:    The 82443EX is virtually identical to the 82443LX, except that it does
  6940.       not support ECC type DRAM.
  6941.     The Intel 82443EX/LX chipsets use PCI configuration mechanism #1
  6942. SeeAlso: #01130,#01142,PORT 0CF8h
  6943.  
  6944. Format of PCI configuration for Intel 82443EX/LX Device 1 (PCI-PCI):
  6945. Offset    Size    Description    (Table 01130)
  6946.  00h 64 BYTEs    header, type 1 [bridge] (see #00878)
  6947.         (vendor ID 8086h, device ID 7181h)
  6948.         chipset is 82443EX if revision >= 03h
  6949.  40h 192 BYTEs    reserved
  6950. Note:    The Intel 82443LX chipset uses PCI configuration mechanism #1
  6951. SeeAlso: #01129,#01143,PORT 0CF8h
  6952.  
  6953. Bitfields for Intel 82443EX/LX (Device 0) PAC Configuration register:
  6954. Bit(s)    Description    (Table 01131)
  6955.  15    WSC# Handshake Disable
  6956.  14    (82443LX) Host Frequency (read-only)
  6957.     =1 60MHz
  6958.     =0 66MHz
  6959.  14    (82443EX) reserved
  6960.  13-12    reserved
  6961.  11    ??? (Not documented by Intel!)
  6962.  10    PCI Agent to Arperture Access Disable
  6963.  9    Aperture Access Global Enable
  6964.  8-6    (82443EX) reserved
  6965.  8-7    (82443LX) DRAM Data Integrety Mode
  6966.     00  Non-ECC (no check, no correct)
  6967.     01  EC-only (do check, no correct)
  6968.     10  reserved
  6969.     11 ECC (do check, do correct)
  6970.  6    (82443LX) ECC-Test Diagnostic Mode Enabled
  6971.  5    MDA Present
  6972.     Note:    Controls routing of Monochrome Display Adaptor I/O and memory
  6973.           range accesses. Works in conjunction with the VGA-bit in
  6974.           Bridge Control register of device 1 (see #00901):
  6975.             VGA MDA
  6976.             0    0    MDA and VGA routed to PCI bus
  6977.             0    1    reserved
  6978.             1    0    MDA and VGA routed to AGP bus
  6979.             1    1    VGA routed to AGP bus, MDA routed to PCI bus
  6980.  4-0    reserved
  6981. SeeAlso: #00901,#01129
  6982.  
  6983. Bitfields for Intel 82443EX/LX (Device 0) Data Buffer Control register:
  6984. Bit(s)    Description    (Table 01132)
  6985.  7    reserved
  6986.  6    CPU-to-PCI posting enabled
  6987.  5    Write post during I/O Bridge access enabled
  6988.  4-0    reserved
  6989. SeeAlso: #01129
  6990.  
  6991. Bitfields for Intel 82443EX/LX (Device 0) DRAM Row Type register:
  6992. Bit(s)    Description    (Table 01133)
  6993.  15-14    row 7 type
  6994.     0 0  EDO    (Same values for each row)
  6995.     0 1  reserved
  6996.     1 0  SDRAM
  6997.     1 1  empty row
  6998.  13-12    row 6 type
  6999.  11-10    row 5 type
  7000.  9-8    row 4 type
  7001.  7-6    row 3 type
  7002.  5-4    row 2 type
  7003.  3-2    row 1 type
  7004.  1-0    row 0 type
  7005. SeeAlso: #01129,#01134
  7006.  
  7007. Bitfields for Intel 82443EX/LX (Device 0) DRAM Control register:
  7008. Bit(s)    Description    (Table 01134)
  7009.  7-6    reserved
  7010.  5    DRAM EDO Auto-Detect mode enabled
  7011.  4    SDRAM power management enabled
  7012.  3    reserved
  7013.  2-0    DRAM Refresh rate
  7014.     000 = Refresh disabled
  7015.     001 = Normal (Based on PAC Configuration bit 14)
  7016.     010-111 = reserved
  7017. SeeAlso: #01129,#01133,#01135
  7018.  
  7019. Bitfields for Intel 82443EX/LX (Device 0) DRAM Timing register:
  7020. Bit(s)    Description    (Table 01135)
  7021.  7    SDRAM RAS to CAS Delay    (1 = 2 clocks, 0 = 3 clocks)
  7022.  6    SDRAM CAS Latency    (1 = 2 clocks, 0 = 3 clocks)
  7023.  5    SDRAM RAS Precharge Time (1 = 2 clocks, 0 = 3 clocks)
  7024.  4    EDO DRAM Read Burst timing
  7025.     =1 Read rate is x222
  7026.     =0 Read rate is x333
  7027.  3    EDO DRAM Write Burst timing
  7028.     =1 Write rate is x222
  7029.     =0 write rate is x333
  7030.  2    EDO RAS Precharge Time    (1 = 3 clocks, 0 = 4 clocks)
  7031.  1    EDO RAS to CAS Delay    (1 = 2 clocks, 0 = 3 clocks)
  7032.  0    MA Wait State
  7033.     =1 Fast (0 wait states for SDRAM, clocks run normally for EDO)
  7034.     =0 Slow (1 wait state for SDRAM, add one clock to all EDO timings)
  7035. SeeAlso: #01129,#01134
  7036.  
  7037. Bitfields for Intel 82443EX/LX DRAM Extended Mode Select register:
  7038. Bit(s)    Description    (Table 01136)
  7039.  15-8    reserved
  7040.  7-5    Operating Mode
  7041.     000    Normal operating mode
  7042.     001    NOP command enabled
  7043.     010    All banks precharge enable
  7044.     011    Mode register set command enable
  7045.     100    CBR cycle enable
  7046.     101-11x reserved
  7047.  4    reserved
  7048.  3-2    Page timeout select
  7049.     00    16 clocks
  7050.     01-11 reserved
  7051.  1-0    Close both banks control
  7052.     00    close both banks on page misses
  7053.     01-11 reserved
  7054. SeeAlso: #01129
  7055.  
  7056. Bitfields for Intel 82443EX/LX Memory Buffer Strength Control register:
  7057. Bit(s)    Description    (Table 01137)
  7058.  31-30    MAA[1-0] buffer strength
  7059.     00  48mA (same values for bits 25-12,5-0)
  7060.     01  42mA
  7061.     10  22mA
  7062.     11  reserved
  7063.  29-28    (82443LX only) MECC[7-0] buffer strength
  7064.     00  42mA (same values for bits 27-26,11-6)
  7065.     01  38mA
  7066.     10  33mA
  7067.     11  reserved
  7068.  27-26    MD[63-0] buffer strength
  7069.  25-24    RCSA[0]# & RCSB[0]#/MAB[6] buffer strength
  7070.  23-22    (82443LX only) MAB[1-0] buffer strength
  7071.  21-20    MAA[13:2] buffer strength
  7072.  19-18    RCSA[1]# & RCSB[1]#/MAB[7] buffer strength
  7073.  17-16    RCSA[2]# & RCSB[2]#/MAB[8] buffer strength
  7074.  15-14    RCSA[3]# & RCSB[3]#/MAB[9] buffer strength
  7075.  13-12    (82443LX only) RCSA[4]# & RCSB[4]#/MAB[10] buffer strength
  7076.  11-10    (82443LX only) CQDB[5,1]# buffer strength
  7077.  9-8    CQDA[5,1]# buffer strength
  7078.  7-6    CQDA[7-6,4-2,0]# buffer strength
  7079. ---82443LX---
  7080.  5-4    RCSA[5]# & RCSB[5]#/MAB[11] buffer strength
  7081.  3-2    RCSA[6]#/MAB[2] & RCSB[6]#/MAB[12] buffer strength
  7082.  1-0    RCSA[7]#/MAB[3] & RCSB[7]#/MAB[13] buffer strength
  7083. ---82443EX---
  7084.  5-0    reserved
  7085. SeeAlso: #01129
  7086.  
  7087. Bitfields for Intel 82443EX/LX Error Status 0 register:
  7088. Bit(s)    Description    (Table 01138)
  7089. ---82443LX---
  7090.  7-5    Multi-bit first error (read-only) Indicates which DRAM row had the
  7091.       multi-bit error
  7092.  4    Multiple-bit ECC Error occurred flag
  7093.  3-1    Single-bit first row error (read-only) Indicates which DRAM row had the
  7094.       single-bit error
  7095.  0    Single-bit ECC error occurred flag
  7096. ---82443EX---
  7097.  7-0    reserved
  7098. Note:    Write a 1 to bits 4 & 0 to clear the flags
  7099. SeeAlso: #01129,#01139
  7100.  
  7101. Bitfields for Intel 82443EX/LX Error Status 1 register:
  7102. Bit(s)    Description    (Table 01139)
  7103.  7-3    reserved
  7104.  2    AGP non-snoopable access outside of graphics arperture
  7105.  1    AGP non-snoopable access outside of main DRAM ranges and arperture
  7106.  0    access to invalid graphics arperture translation table entry
  7107. Note:    Write a 1 to these bit(s) to clear
  7108. SeeAlso: #01129,#01138
  7109.  
  7110. Bitfields for Intel 82443EX/LX Multi-Transaction Timer register:
  7111. Bit(s)    Description    (Table 01140)
  7112.  7-3    Multi-transaction timer count value
  7113.  2-0    reserved
  7114. SeeAlso: #01129,#01141
  7115.  
  7116. Bitfields for Intel 82443EX/LX Low Priority Transaction Timer register:
  7117. Bit(s)    Description    (Table 01141)
  7118.  7-3    Low priority transaction timer count value
  7119.  2-0    reserved
  7120. SeeAlso: #01129,#01140
  7121.  
  7122. Format of PCI Configuration for Intel 82443BX Device 0 (Host-PCI):
  7123. Offset    Size    Description    (Table 01142)
  7124.  00h 64 BYTEs    header (see #00878)
  7125.         (vendor ID 8086h, device ID 7190h/7192h)
  7126.  10h    DWORD    graphics aperture base address
  7127.  2Ch    WORD    subsystem vendor identification (write-once)
  7128.  2Eh    WORD    subsystem device identification (write-once)
  7129.  40h 16 BYTEs    reserved (0)
  7130.  50h    DWORD    440BX Configuration (see #01144)
  7131.  54h  3 BYTEs    reserved (0)
  7132.  57h    BYTE    DRAM Control (see #01145)
  7133.  58h    BYTE    DRAM Timing (see #01146)
  7134.  59h  7 BYTEs    Programmable Attribute Map register 0-6 (see #01118)
  7135.  60h  8 BYTEs    DRAM Row Boundary registers 0-7
  7136.         each register indicates top of memory for a particular row, in
  7137.           8MB units; DIMMs use two rows each, with single-sided DIMMs
  7138.           leaving the odd-numbered rows unpopulated
  7139.  68h    BYTE    Fixed DRAM Hole Control (see #01147)
  7140.  69h  6 BYTEs    Memory Buffer Strength Control (see #01148)
  7141.  6Fh  2 BYTEs    reserved (0)
  7142.  71h    BYTE    Intel Reserved (1Fh)
  7143.  72h    BYTE    SMRAM Control (see #01123)
  7144.  73h    BYTE    Extended SMRAM Control (see #01149)
  7145.  74h    WORD    SDRAM Row Page Size (see #01150)
  7146.  76h    WORD    SDRAM Control Register (see #01151)
  7147.  78h    WORD    Paging Policy Register (see #01152)
  7148.  7Ah    BYTE    Power Management Control (see #01153)
  7149.  7Bh    WORD    Suspend CBR Refresh Rate Register (see #01154)
  7150.  7Dh  3 BYTEs    reserved (0)
  7151.  80h    DWORD    Error Address Pointer (see #01155)
  7152.  84h 12 BYTEs    reserved (0)
  7153.  90h    BYTE    Error Command Register (see #01156)
  7154.  91h    WORD    Error Status Register (see #01157)
  7155.  93h    BYTE    reserved (0)
  7156.  94h    DWORD    Intel Reserved (00006104h)
  7157.  98h    WORD    Intel Reserved (0500h)
  7158.  9Ah    BYTE    Intel Reserved (0)
  7159.  9Bh  5 BYTEs    reserved (0)
  7160.  A0h    DWORD    AGP Capability Identifier (see #01158)
  7161.  A4h    DWORD    AGP Status Register (read-only) (see #01159)
  7162.  A8h    DWORD    AGP Command Register (see #01160)
  7163.  ACh  4 BYTEs    reserved (0)
  7164.  B0h    DWORD    AGP Control Register (see #01161)
  7165.  B4h    BYTE    Aperture Size Control (see #01162)
  7166.  B5h  3 BYTEs    reserved (0)
  7167.  B8h    DWORD    Aperture Translation Table (see #01163)
  7168.  BCh  2 BYTEs    reserved
  7169.  BEh    WORD    reserved (0)
  7170.  C0h    DWORD    Intel Reserved (0)
  7171.  C4h    DWORD    Intel Reserved (0)
  7172.  C8h    BYTE    Intel Reserved (18h)
  7173.  C9h    BYTE    Intel Reserved (0Ch)
  7174.  CAh  3 BYTEs    Memory Buffer Frequency Select (see #01164)
  7175.  CDh  3 BYTEs    reserved (0)
  7176.  D0h  8 BYTEs    BIOS scratch pad (read-write, init to 0 on reset)
  7177.  D8h  8 BYTEs    Intel Reserved (0)
  7178.  E0h  2    DWORDs    DRAM Write Thermal Throttling Control (see #01165)
  7179.  E8h  8 BYTEs    DRAM Read Therman Throttling Control (see #01165)
  7180.  F0h    WORD    Buffer Control Register (see #01166)
  7181.  F2h  2 BYTEs    Intel Reserved (0000h)
  7182.  F4h    DWORD    Intel Reserved (0000F800h)
  7183.         bits 30-29 are "Abort Disable Test Mode" configuration bits
  7184.             and should always be set (according to Intel
  7185.             Specification Update)
  7186.  F8h    DWORD    Intel Reserved (00000F20h)
  7187.  FCh    DWORD    Intel Reserved (0)
  7188. SeeAlso: #00873,#01143,PORT 0022h"82443BX"
  7189. !!!intel\29063301.pdf p.34
  7190.  
  7191. Format of PCI Configuration for Intel 82443BX Device 1 (PCI-AGP):
  7192. Offset    Size    Description    (Table 01143)
  7193.  00h 64 BYTEs    header, type 1 [bridge] (see #00878)
  7194.         (vendor ID 8086h, device ID 7191h)
  7195.  40h 192 BYTEs    reserved
  7196. SeeAlso: #00873,#01142,#01130
  7197. !!!intel\29063301.pdf p.80
  7198.  
  7199. Bitfields for Intel 82443BX (Device 0) NBX Configuration Register:
  7200. Bit(s)    Description    (Table 01144)
  7201.  31-24    SDRAM rows without ECC (each set bit indicates a row in the SDRAM array
  7202.       with does NOT have error correction (bit 24 = row 0; note that double-
  7203.       sided DIMMs use two rows, one for the front and one for the back)
  7204.  23-19    reserved
  7205.  18    DRAM data asserted on host bus on the same clock on which the snoop
  7206.       result is sampled, instead of one clock later
  7207.  17    ECC signals are always driven for EDO memory
  7208.  16    IDSEL redirection
  7209.     =0 allocate IDSEL1/AD12 to bridge, never assert external AD12
  7210.     =1 allocate IDSEL7/AD18 to bridge, never assert external AD18; PCI
  7211.       configuration cycles for Bus0/Device7 are redirected to Bus0/Device1
  7212.  15    disable WSC# handshake (uni-processor mode)
  7213.  14    Intel Reserved
  7214.  13:12    Host/DRAM frequency
  7215.     00  100 MHz
  7216.     01  reserved
  7217.     10  66 MHz
  7218.     11  reserved
  7219.  11    enable AGP-to-PCI access (note: AGP-to-PCI traffic is not allowed to
  7220.       target ISA-bus devices)
  7221.  10    disable PCI agent access to graphis aperture (ignored if bit 9 clear)
  7222.  9    global enable graphics aperture access
  7223.  8:7    DRAM Data Integrity Mode
  7224.     00 non-ECC
  7225.     01 error checking only (e.g. parity)
  7226.     10 ECC mode
  7227.     11 ECC mdoe with hardware scrubbing
  7228.  6    enable ECC diagnostics mode (when set, ECC lines are forced to zero on
  7229.       writes and compared to internally-generated ECC on reads)
  7230.  5    monochrome video adapter present on PCI/ISA bus (with primary adapter
  7231.       on AGP bus)
  7232.     if register 3Eh bit 3 is clear, all VGA cycles are sent to PCI
  7233.       regardless of this bit
  7234.     otherwise: if clear, all VGA cycles are sent to AGP; if set, all VGA
  7235.       cycles except MDA ranges (memory B0000h-B7FFFh and ports 03B4h,03B5h,
  7236.       03B8h,03B9h,03BAh,03BFh) are sent to AGP
  7237.  4    reserved
  7238.  3    enable posting of host USWC (U??? Speculative Write Combine) writes to
  7239.       PCI memory
  7240.  2    In-Order Queue Depth
  7241.     =1 maximum (PPro supports up to 8, but 82443BX only supports depth 4)
  7242.     =0 depth forced to 1 (no pipelining on processor bus)
  7243.  1:0    reserved
  7244. SeeAlso: #01142
  7245.  
  7246. Bitfields for 82443BX DRAM Control:
  7247. Bit(s)    Description    (Table 01145)
  7248.  7-6    reserved
  7249.  5    module mode configuration (read-only)
  7250.     =0 self-refresh entry is staggered; if "SDRAMPWR" (offset 76h bit 4) is
  7251.       set, 3 DIMMs are supported, CKE[5:0] is driven, and dynamic SDRAM
  7252.       power-down is available; if "SDRAMPWR" is clear, 4 DIMMs are
  7253.       supported but power-down is not available
  7254.     =1 self-refresh entry is not staggered; 3 DIMMs are supported, only
  7255.       CKE0 is driven, and dynamic power-down is not available
  7256.  4:3    DRAM type
  7257.     00 EDO
  7258.     01 SDRAM
  7259.     10 registered SDRAM
  7260.     11 reserved
  7261.  2:0    DRAM refresh rate
  7262.     000 disabled
  7263.     001 15.6 microseconds
  7264.     010 31.2 microseconds
  7265.     011 62.4
  7266.     100 124.8
  7267.     101 249.6
  7268.     else reserved
  7269. SeeAlso: #01142
  7270.  
  7271. Bitfields for Intel 82443BX DRAM Timing:
  7272. Bit(s)    Description    (Table 01146)
  7273.  7-2    reserved
  7274.  1    add one EDO RASx# wait state for row misses (two tASR instead of one)
  7275.  0    add one wait state to first EDO CASx# assertion for page hits
  7276.     (2 Tasc instead of 1 Tasc)
  7277. SeeAlso: #01142
  7278.  
  7279. Bitfields for Intel 82443BX/EX/LX Fixed DRAM Hole Control:
  7280. Bit(s)    Description    (Table 01147)
  7281.  7-6    Hole Enable
  7282.     00 none
  7283.     01 512K-640K
  7284.     10 15M-16M
  7285.     11 reserved
  7286.  5-0    reserved (0)
  7287. SeeAlso: #01142,#01129
  7288.  
  7289. Bitfields for Intel 82443BX Memory Buffer Strength Control:
  7290. Bit(s)    Description    (Table 01148)
  7291.  47-40    reserved (0)
  7292.  39-38    strengths of MAA[13:0], WEA#, SRASA#, SCASA# (settings same as below)
  7293.  37-36    strengths of MAB[12:11,9:0], MAB[13,10], WEB#, SRASB#, SCASB#
  7294.     00 = 1x (at both 66 and 100 MHz)
  7295.     01 reserved
  7296.     10 = 2x (at both 66 and 100 MHz)
  7297.     11 = 3x (at both 66 and 100 MHz)
  7298.  35-34    MD[63:0] buffer strength control 2
  7299.     4 DIMM FET config: strength for MD[63:0] path connected to DIMMs 2&3
  7300.     3/4 DIMM non-FET config: program to same value as buffer str. ctrl 1
  7301.  33-32    MD[63:0] buffer strength control 1
  7302.     4 DIMM FET config: strength for MD[63:0] path connected to DIMMs 0&1
  7303.     3/4 DIMM non-FET config: programmable based on total load detected on
  7304.       all DIMM connectors
  7305.     00 = 1x (at both 66 and 100 MHz)
  7306.     01 reserved
  7307.     10 = 2x (at both 66 and 100 MHz)
  7308.     11 = 3x (at 100 MHz only)
  7309.  31-30    MECC[7:0] buffer strength control 2
  7310.     4 DIMM FET config: strength for MECC[7:0] path connected to DIMMs 2&3
  7311.     3/4 DIMM non-FET config: program to same value as buffer str. ctrl 1
  7312.  29-28    MECC[7:0] buffer strength control 1
  7313.     4 DIMM FET config: strength for MD[63:0] path connected to DIMMs 0&1
  7314.     3/4 DIMM non-FET config: programmable based on total load detected on
  7315.       all DIMM connectors
  7316.     (values same as for MD[63:0] buffer strength)
  7317.  27-26    CSB7#/CKE5 buffer strength (same values as bits 37-36)
  7318.  25-24    CSA7#/CKE3 buffer strength (same values as bits 37-36)
  7319.  23-22    CSB6#/CKE4 buffer strength (same values as bits 37-36)
  7320.  21-20    CSA6#/CKE2 buffer strength (same values as bits 37-36)
  7321.  19    CSA5#/RASA5#, CSB5#/RASB5# buffer strength
  7322.     0 = 1x (at both 66 and 100 MHz)
  7323.     1 = 2x (at both 66 and 100 MHz)
  7324.  18    CSA4#/RASA4#, CSB4#/RASB4# buffer strength (same values as bit 19)
  7325.  17    CSA3#/RASA3#, CSB3#/RASB3# buffer strength (same values as bit 19)
  7326.  16    CSA2#/RASA2#, CSB2#/RASB2# buffer strength (same values as bit 19)
  7327.  15    CSA1#/RASA1#, CSB1#/RASB1# buffer strength (same values as bit 19)
  7328.  14    CSA0#/RASA0#, CSB0#/RASB0# buffer strength (same values as bit 19)
  7329.  13-12    DQMA5/CASA5# buffer strength
  7330.     00 = 1x (at both 66 and 100 MHz)
  7331.     01 reserved
  7332.     10 = 2x (at both 66 and 100 MHz)
  7333.     11 = 3x (at 66 MHz only)
  7334.  11-10    DQMA1/CASA1# buffer strength (same values as bits 37-36)
  7335.  9-8    DQMB5/CASB5# buffer strength (same values as bits 13-12)
  7336.  7-6    DQMB1/CASB1# buffer strength (same values as bits 13-12)
  7337.  5-4    DQMA[7:6,4:2,0]/CASA[7:6,4:2,0]#  buffer strength (as for bits 37-36)
  7338.  3-2    CKE1/GCKE buffer strength (same values as bits 37-36)
  7339.  1-0    CKE0/FENA buffer strength (same values as bits 37-36)
  7340. SeeAlso: #01142
  7341.  
  7342. Bitfields for Intel 82439TX/82443BX Extended SMRAM Control register:
  7343. Bit(s)    Description    (Table 01149)
  7344.  7    SMRAM location
  7345.     =0 compatible SMRAM space at segment A000h
  7346.     =1 high SMRAM space at addreses 100A0000h to 100FFFFFh (accessing
  7347.       physical DRAM addresses A0000h to FFFFFh)
  7348.  6    (write-clear) access to extended SMRAM memory range when SMRAM space
  7349.       is not open and not in SMM
  7350.  5    enable write-through caching of SMRAM
  7351.     (forced to 1 by 82443BX, to 0 by 82439TX)
  7352.  4    enable L1 caching of SMRAM (forced to 1 by 82443BX)
  7353.  3    enable L2 caching of SMRAM (forced to 1 by 82443BX)
  7354.  2-1    TSEG size (read-only once SMRAM locked) (see #01123)
  7355.     00 128K
  7356.     01 256K
  7357.     10 512K
  7358.     11 1M
  7359.  0    enable TSEG (read-only once SMRAM locked) (see #01123)
  7360.     when both SMRAM and TSEG are enabled, the top N kilobytes of physical
  7361.       DRAM are no longer claimed by the memory controller, and instead
  7362.       appear as extended SMRAM at an address 256M higher than the physical
  7363.       address
  7364. SeeAlso: #01142,#01123,#01099
  7365.  
  7366. Bitfields for Intel 82443BX SDRAM Row Page Size:
  7367. Bit(s)    Description    (Table 01150)
  7368.  15-14    page size for row 7 (back of DIMM4)
  7369.     00 two KB
  7370.     01 four KB
  7371.     10 eight KB
  7372.     11 reserved
  7373.  13-12    page size for row 6 (front of DIMM4)
  7374.  ...
  7375.  3-2    page size for row 1 (back of DIMM1)
  7376.  1-0    page size for row 0 (front of DIMM1) 
  7377. SeeAlso: #01142
  7378.  
  7379. Bitfields for Intel 82443BX SDRAM Control Register:
  7380. Bit(s)    Description    (Table 01151)
  7381.  15-10    reserved (0)
  7382.  9-8    add one-clock delay to idle/pipeline DRAM leadoff when =01 (all other
  7383.       values are illegal)
  7384.  7-5    SDRAM mode select
  7385.     000 normal operation
  7386.     001 issue NOP command on all CPU-to-SDRAM cycles
  7387.     010 issue All-Banks-Precharge command on all CPU-to-SDRAM cycles
  7388.     011 issue mode register set command on CPU-to-SDRAM cycles
  7389.         (command is driven on memory address lines, so the proper
  7390.         address must be calculated for each row of memory to drive
  7391.         the correct command; MAx[2:0] must be driven to 010 for
  7392.         burst-of-4 mode, MAx3 to 1 for interleave wrap type,
  7393.         MAx4 to the value of the CAS# latency bit, MAx[6:5] to 01,
  7394.         and MAx[12:7] to 0000000
  7395.     100 issue CBR cycles on all CPU-to-SDRAM cycles
  7396.     else reserved
  7397.  4    "SDRAMPWR" specifies how CKE signals are driven for various DRAM
  7398.       configurations; refer to #01145 bit 5
  7399.  3    Leadoff Command Timing
  7400.     =0 four CS# clocks (100 MHz or 66 MHz desktop if MAA/MAB load > 9)
  7401.     =1 three CS# clocks (66 MHz mobile platforms, or desktop w/ load <= 9)
  7402.  2    CAS# latency
  7403.     =0 three DCLKs
  7404.     =1 two DCLKs
  7405.  1    SDRAM RAS# to CAS# delay
  7406.     =0 three clocks
  7407.     =1 two clocks
  7408.  0    SDRAM RAS# precharge
  7409.     =0 three clocks
  7410.     =1 two clocks
  7411. SeeAlso: #01142
  7412.  
  7413. Bitfields for Intel 82443BX Paging Policy Register:
  7414. Bit(s)    Description    (Table 01152)
  7415.  15-8    banks per row (bit 7 is row 0, bit 15 is row 7)
  7416.     =0 two banks
  7417.     =1 four banks
  7418.  7-5    reserved
  7419.  4    Intel Reserved
  7420.  3-0    DRAM Idle Timer ("DIT")
  7421.     number of clocks in idle state before all pages are precharged
  7422.     0000 no clocks
  7423.     0001 2 clocks
  7424.     0010 4 clocks
  7425.     0011 8 clocks
  7426.     0100 10 clocks
  7427.     0101 12 clocks
  7428.     0110 16 clocks
  7429.     0111 32 clocks
  7430.     1xxx never (pages are not closed on idle)
  7431. SeeAlso: #01142
  7432.  
  7433. Bitfields for Intel 82443BX Power Management Control Register:
  7434. Bit(s)    Description    (Table 01153)
  7435.  7    enable SDRAM power-down for idle rows
  7436.  6    enable ACPI control register at PORT 0022h
  7437.  5    suspend refresh type
  7438.     =0 self-refresh
  7439.     =1 CBR mode
  7440.  4    enable normal refresh (must be set before accessing RAM after a reset)
  7441.  3    quick-start mode enabled (read-only)
  7442.  2    enable dynamic clock gating on AGPset "IDLE" condition (all buses in
  7443.       idle state)
  7444.  1    AGP disabled (read-only)
  7445.  0    enable CPU reset without PCIRST enable
  7446. SeeAlso: #01142
  7447.  
  7448. Bitfields for Intel 82443BX Suspend CBR Refresh Rate:
  7449. Bit(s)    Description    (Table 01154)
  7450.  15-13    reserved (0)
  7451.  12    enable automatic Suspend CBR Refresh Rate adjustment (based on number
  7452.       of OSCCLKs in a given time); if clear, the below field must be
  7453.       programmed to guarantee minimum refresh rates in the worst case
  7454.  11-0    Suspend CBR Refresh Rate (number of OSCCLKs between refresh requests)
  7455. SeeAlso: #01142
  7456.  
  7457. Bitfields for Intel 82443BX Error Address Pointer:
  7458. Bit(s)    Description    (Table 01155)
  7459.  31-12    (read-only) bits 31-12 of address in which first parity/ECC error
  7460.       occurred
  7461.  11-2    reserved
  7462.  1    (write-clear) multi-bit error occurred
  7463.  0    (write-clear) single-bit error occurred
  7464. SeeAlso: #01156,#01142
  7465.  
  7466. Bitfields for Intel 82443BX/EX/LX Error Command Register:
  7467. Bit(s)    Description    (Table 01156)
  7468.  7    enable SERR# on AGP non-snoopable access outside graphics aperture
  7469.  6    enable SERR# on invalid AGP DRAM access (82443BX)
  7470.     enable SERR# on AGP Non-snoopable access to location outside main DRAM
  7471.       and arpeture rangles (82443EX/LX)
  7472.  5    enable SERR# on access to invalid Graphics Aperture Translation Table
  7473.  4    enable SERR# on receiving Target Abort
  7474.  3    enable SERR# when Thermal DRAM Throttling detected (82443BX)
  7475.     enable SERR# on PCI Parity Error (82443EX/LX)
  7476. ---82443BX---
  7477.  2    SERR# mode
  7478.     =0 asserted for one PCI clock
  7479.     =1 level mode signal (for systems that connect SERR# to EXTSMI#)
  7480.  1    enable SERR# on receiving multi-bit Parity/ECC error
  7481.  0    enable SERR# on receiving single-bit (corrected) ECC error
  7482. ---82443EX/LX---
  7483.  2-0    reserved
  7484. Note:    bits 1 and 0 must be clear on systems not supporting ECC
  7485. SeeAlso: #01155,#01157,#01142,#01129
  7486.  
  7487. Bitfields for Intel 82443BX Error Status Register:
  7488. Bit(s)    Description    (Table 01157)
  7489.  15-13    reserved (0)
  7490.  12    (write-clear) DRAM Read thermal throttling condition occurred
  7491.  11    (write-clear) DRAM Write thermal throttling condition occurred
  7492.  10    (write-clear) AGP non-snoopable access outside Graphics Aperture
  7493.  9    (write-clear) invalid AGP non-snoopable DRAM read access
  7494.  8    (write-clear) invalid Graphics Aperture Translation Table entry
  7495.  7-5    (read-only) number of DRAM row containing first multi-bit error
  7496.  4    (write-clear) multi-bit (uncorrectable) error occurred
  7497.  3-1    (read-only) number of DRAM row containing first single-bit error
  7498.  0    (write-clear) single-bit (correctable) error occurred
  7499. SeeAlso: #01156,#01142
  7500.  
  7501. Bitfields for Intel AGP Capability Identifier:
  7502. Bit(s)    Description    (Table 01158)
  7503.  31-24    reserved
  7504.  23-20    major version of supported AGP revision
  7505.  19-16    minor version of supported AGP revision
  7506.  15-8    offset of next capability (0 = none)
  7507.  7-0    PCI capability ID (2 = AGP, 0 = disabled)
  7508. SeeAlso: #01142,#01159,#01129
  7509.  
  7510. Bitfields for Intel 82443BX/EX/LX AGP Status Register:
  7511. Bit(s)    Description    (Table 01159)
  7512.  31-24    maximum AGP request queue depth (read-only)
  7513.  23-10    reserved
  7514.  9    AGP side band addressing is supported (read-only)
  7515.  8-2    reserved
  7516.  1-0    supported AGP data transfer type(s)
  7517.     bit 0: 1x data transfer mode
  7518.     bit 1: 2x data transfer mode
  7519. Note:    bits 0 and 1 may not both be clear
  7520. SeeAlso: #01160,#01142,#01158,#01129
  7521.  
  7522. Bitfields for Intel 82443BX/EX/LX AGP Command Register:
  7523. Bit(s)    Description    (Table 01160)
  7524.  31-10    reserved
  7525.  9    enable AGP sideband addressing
  7526.  8    enable AGP
  7527.  7-2    reserved
  7528.  1-0    selected AGP transfer rate
  7529.     00 = default
  7530.     01 = 1x
  7531.     10 = 2x
  7532.     11 illegal
  7533. SeeAlso: #01159,#01142,#01161,#01129
  7534.  
  7535. Bitfields for Intel 82443BX/EX/LX AGP Control Register:
  7536. Bit(s)    Description    (Table 01161)
  7537.  31-16    reserved (0)
  7538.  15    disable forced ordering of snoopable writes and AGP reads (82443BX)
  7539.     (82443EX/LX) reserved
  7540.  14    reserved (0)
  7541.  13    enable Graphics Aperture Write-AGP Read synchronization
  7542.  12-10    reserved (0)
  7543.  9-8    reserved (0) (82443BX)
  7544.     expedite transaction throttle timer (82443EX/LX)
  7545.     00 no throttling
  7546.     01 reserved
  7547.     10 192 clocks on, 64 clocks off
  7548.     11 reserved
  7549.  7    enable Graphics Translation Lookaside Buffer (and GTLB Flush Control)
  7550.  6-0    reserved (0)
  7551. SeeAlso: #01160,#01142,#01129
  7552.  
  7553. Bitfields for Intel 82443BX/EX/LX Graphics Aperture Size Control:
  7554. Bit(s)    Description    (Table 01162)
  7555.  7-6    reserved
  7556.  5-0    aperture size
  7557.     000000 256M
  7558.     100000 128M
  7559.     110000 64M
  7560.     111000 32M
  7561.     111100 16M
  7562.     111110 8M
  7563.     111111 4M
  7564.     other illegal
  7565. SeeAlso: #01142,#01163,#01129
  7566.  
  7567. Bitfields for Intel 82443BX/EX/LX Graphics Aperture Trans. Table Base Register:
  7568. Bit(s)    Description    (Table 01163)
  7569.  31-12    bits 31-12 of aperture translation table base address 
  7570.  11-0    reserved (0)
  7571. SeeAlso: #01162,#01142,#01129
  7572.  
  7573. Bitfields for Intel 82443BX Memory Buffer Frequency Select:
  7574. Bit(s)    Description    (Table 01164)
  7575.  23    reserved
  7576.  22    MAA[13:0], WEA#, SRASA#, SCASA# buffer select
  7577.     =0 66 MHz buffers
  7578.     =1 100 MHz buffers
  7579.  21    MAB[12:11,9:0]#, MAB[13,10], WEB#, SRASB#, SCASB# buffer select
  7580.     (as for bit 22)
  7581.  20    MD[63:0] (control 2) buffer select
  7582.  19    MD[63:0] (control 1) buffer select
  7583.  18    MECC[7:0] (control 2) buffer select
  7584.  17    MECC[7:0] (control 1) buffer select
  7585.  16    CSB7#/CKE5 buffer select
  7586.  15    CSA7#/CKE3 buffer select
  7587.  14    CSB6#/CKE4 buffer select
  7588.  13    CSA6#/CKE2 buffer select
  7589.  12    CSA5#/RASA5#, CSB5#/RASB5# buffer select
  7590.  11    CSA4#/RASA4#, CSB4#/RASB4# buffer select
  7591.  10    CSA3#/RASA3#, CSB3#/RASB3# buffer select
  7592.  9    CSA2#/RASA2#, CSB2#/RASB2# buffer select
  7593.  8    CAS1#/RASA1#, CSB1#/RASB1# buffer select
  7594.  7    CSA0#/RASA0#, CSB0#/RASB0# buffer select
  7595.  6    DQMA5/CASA5# buffer select
  7596.  5    DQMA1/CASA1# buffer select
  7597.  4    DQMB5/CASB5# buffer select
  7598.  3    DQMB1/CASB1# buffer select
  7599.  2    DQMA[7:6,4:2,0]/CASA[7:6,4:2,0]# buffer select
  7600.  1    CKE1/GCKE buffer select
  7601.  0    CKE0/FENA buffer select
  7602. SeeAlso: #01142,#01166
  7603.  
  7604. Bitfields for Intel 82443BX DRAM Read/Write Thermal Throttling Control:
  7605. Bit(s)    Description    (Table 01165)
  7606.  63    lock all read and write throttle control register bits (exists in Write
  7607.       Throttling control register only)
  7608.  62-46    reserved
  7609.  45-38    global DRAM sampling window (in four-millisecond units)
  7610.  37-26    global QWORD threshold (documented as units of 215, but may be typo and
  7611.       actually be units of 2^15 = 32768)
  7612.     thermal throttling will be invoked if the number of QWORD accesses
  7613.       during the sampling window exceeds the threshold count
  7614.  25-20    throttle time in multiples of the sampling window
  7615.  19-13    throttle monitoring window in 16 DRAM-clock units
  7616.  12-3    throttle QWORD maximum count -- while throttling is enabled, at most
  7617.       this many QWORD accesses are permitted during each throttle
  7618.       monitoring window
  7619.  2-0    DRAM Throttle Mode
  7620.     100 normal operation
  7621.     else Intel Reserved
  7622. SeeAlso: #01142
  7623.  
  7624. Bitfields for Intel 82443BX Buffer Control Register:
  7625. Bit(s)    Description    (Table 01166)
  7626.  15-10    reserved
  7627.  9-6    AGP Jam Latch strength
  7628.     bit 9: enable strong pull-up
  7629.     bit 8: enable weak pull-up
  7630.     bit 7: enable strong pull-down
  7631.     bit 6: enable weak pull-down
  7632.  5-0    Intel Reserved
  7633. SeeAlso: #01142,#01164
  7634.  
  7635. Format of PCI Configuration for Intel 82371FB/82371SB Function 0 (ISA Bridge):
  7636. Offset    Size    Description    (Table 01167)
  7637.  00h 64 BYTEs    header (see #00878)
  7638.         (vendor ID 8086h, device ID 122Eh/7000h)
  7639.         (revision ID 00h = 82371SB step A-1)
  7640.         (revision ID 01h = 82371SB step B-0)
  7641.  40h 12 BYTEs    reserved
  7642.  4Ch    BYTE    ISA I/O Controller Recovery Timer (see #01087)
  7643.  4Dh    BYTE    reserved
  7644.  4Eh    BYTE    X-Bus Chip Select Enable (see #01089)
  7645.  4Fh    BYTE    (82371SB) X-Bus Chip Select Enable High (see #01102)
  7646.         bit 0: I/O APIC enabled
  7647.  4Fh    BYTE    (82371FB) reserved
  7648.  50h 16 BYTEs    reserved
  7649.  60h  4 BYTEs    PCI IRQ Route Control (see #01076)
  7650.  64h  5 BYTEs    reserved
  7651.  69h    BYTE    top of memory (see #01216)
  7652.  6Ah    WORD    miscellaneous status (see #01217)
  7653.  6Ch  4 BYTEs    reserved
  7654.  70h    BYTE    motherboard IRQ Route Control 0 (see #01218)
  7655.  71h    BYTE    (82371FB) motherboard IRQ Route Control 1 (see #01218)
  7656.  72h  4 BYTEs    reserved
  7657.  76h  2 BYTEs    motherboard DMA control (see #01219)
  7658.  78h    WORD    programmable chip select control (see #01220)
  7659.  7Ah  6 BYTEs    reserved
  7660.  80h    BYTE    (82371SB) APIC Base Address Relocation (see #01078)
  7661.  81h    BYTE    reserved
  7662.  82h    BYTE    (82371SB) Deterministic Latency Control (see #01221)
  7663.  83h 29 BYTEs    reserved
  7664.  A0h    BYTE    SMI Control (see #01222)
  7665.  A1h    BYTE    reserved
  7666.  A2h    WORD    SMI Enable (see #01080)
  7667.  A4h    DWORD    System Event Enable (SEE) (see #01081)
  7668.  A8h    BYTE    Fast-Off Timer (in minutes, PCICLKs, or milliseconds)
  7669.         value is count less one; timer must be stopped before
  7670.           changing its value
  7671.  A9h    BYTE    reserved
  7672.  AAh    WORD    SMI Request (see #01082)
  7673.  ACh    BYTE    Clock Scale STPCLK# Low Timer
  7674.         STPCLK# stays low for 1+1056*(value+1) PCICLKs
  7675.  ADh    BYTE    reserved
  7676.  AEh    BYTE    Clock Scale STPCLK# High Timer
  7677.         STPCLK# stays high for 1+1056*(value+1) PCICLKs
  7678.  AFh 81 BYTEs    reserved
  7679. SeeAlso: #00873,#01214,#01215,#01064,#01083,#01108,#01098
  7680.  
  7681. Format of PCI configuration for Intel 82371MX MPIIX:
  7682. Offset    Size    Description    (Table 01168)
  7683.  00h 64 BYTEs    header (see #00878)
  7684.         (vendor ID 8086h, device ID 1234h)
  7685.  40h  9 BYTEs    reserved
  7686.  49h    BYTE    serial and parallel port enable (see #01169)
  7687.  4Ah  2 BYTEs    reserved
  7688.  4Ch    BYTE    Extended I/O Controller Recovery Timer (see #01170)
  7689.  4Dh    BYTE    reserved
  7690.  4Eh    BYTE    BIOS enable (see #01171)
  7691.  4Fh    BYTE    FDC enable (see #01172)
  7692.  50h 16 BYTEs    reserved
  7693.  60h    BYTE    PIRQA# Route Control (see #01076)
  7694.  61h    BYTE    PIRQB# Route Control (see #01076)
  7695.  62h  8 BYTEs    reserved
  7696.  6Ah    WORD    Miscellaneous Status (see #01173)
  7697.  6Ch    WORD    IDE timing modes (see #01223)
  7698.  6Eh  2 BYTEs    reserved
  7699.  70h    BYTE    Motherboard IRQ Route Control (see #01223)
  7700.  71h  5 BYTEs    reserved
  7701.  76h  3 BYTEs    Motherboard DMA Route Control (see #01219)
  7702.  79h  5 BYTEs    reserved
  7703.  7Eh    BYTE    Audio enable (see #01174)
  7704.  7Fh    BYTE    DMA channel 5-7 address size (see #01175)
  7705.  80h    BYTE    PCI DMA enable (see #01176)
  7706.  81h  7 BYTEs    reserved
  7707.  88h    BYTE    PCI DMA/PCI DMA expansion A (see #01177)
  7708.  89h    BYTE    PCI DMA/PCI DMA expansion B (see #01177)
  7709.  8Ah    WORD    Programmable Memory Address Control 0 (see #01178)
  7710.  8Ch    WORD    Programmable Memory Address Control 1 (see #01178)
  7711.  8Eh    WORD    Programmable Memory Address Mask (see #01179)
  7712.  90h    BYTE    Programmable Address Range Enable (see #01180)
  7713.  91h    BYTE    reserved
  7714.  92h    WORD    Programmable Chip Select Control (see #01181)
  7715.  94h    WORD    Programmable Address Control 1 (see #01182)
  7716.  96h    WORD    Programmable Address Control 2 (see #01182)
  7717.  98h    WORD    Programmable Address Control 3 (see #01182)
  7718.  9Ah    BYTE    Programmable Address Mask A (see #01183)
  7719.  9Bh    BYTE    Programmable Address Mask B (see #01184)
  7720.  9Ch    WORD    I/O configuration address (see #01185)
  7721.  9Eh  2 BYTEs    reserved
  7722.  A0h    WORD    Programmable Address Control 4 (see #01182)
  7723.  A2h    WORD    Programmable Address Control 5 (see #01182)
  7724.  A4h    BYTE    Programmable Address Mask C (see #01186)
  7725.  A5h    BYTE    Peripheral Access Detect Enable 0 (see #01187)
  7726.  A6h    BYTE    Peripheral Access Detect Enable 1 (see #01188)
  7727.  A7h    BYTE    Peripheral Access Detect Enable 2 (see #01189)
  7728.  A8h    WORD    Local Trap Address for Device 3 (see #01190)
  7729.  AAh    BYTE    Local Trap Mask for Device 3 (see #01191)
  7730.  ABh    BYTE    Local Trap SMI Enable (see #01192)
  7731.  ACh  2 BYTEs    reserved
  7732.  AEh    BYTE    Local Trap SMI Status (see #01192)
  7733.  AFh    BYTE    reserved
  7734.  B0h    BYTE    Local Standby SMI Enable (see #01193)
  7735.  B1h    BYTE    Local Standby Timer Reload Enable (see #01194)
  7736.  B2h    BYTE    Local Standby SMI Status (see #01193)
  7737.  B3h    BYTE    reserved
  7738.  B4h    BYTE    Local Standby Timer IDE Idle (see #01195)
  7739.  B5h    BYTE    Local Standby Timer Audio Idle    (see #01195)
  7740.  B6h    BYTE    Local Standby Timer COM Idle (see #01195)
  7741.  B7h    BYTE    reserved
  7742.  B8h    BYTE    Local Standby Timer Device 1 Idle (see #01195)
  7743.  B9h    BYTE    Local Standby Timer Device 2 Idle (see #01195)
  7744.  BAh    BYTE    Local Standby Timer Device 3 Idle (see #01195)
  7745.  BBh    BYTE    reserved
  7746.  BCh    BYTE    Software/EXTSMI# SMI Delay Timer (see #01195)
  7747.  BDh    BYTE    Suspend SMI Delay Timer (see #01195)
  7748.  BEh    BYTE    Global Standby Timer (see #01195)
  7749.  BFh    BYTE    Clock Throttle Standby Timer (see #01195)
  7750.  C0h    BYTE    System Management Control (see #01196)
  7751.  C1h    BYTE    System SMI Enable (see #01197)
  7752.  C2h    BYTE    Miscellaneous SMI Enable (see #01198)
  7753.  C3h    BYTE    Global SMI Enable (see #01200)
  7754.  C4h  2 BYTEs    reserved
  7755.  C6h    BYTE    System SMI Status (see #01197)
  7756.  C7h    BYTE    Miscellaneous SMI Status (see #01199)
  7757.  C8h    BYTE    Global SMI Status (see #01201)
  7758.  C9h  3 BYTEs    reserved
  7759.  CCh    BYTE    Suspend/Resume Control 1 (see #01202)
  7760.  CDh    BYTE    Suspend/Resume Control 2 (see #01203)
  7761.  CEh    BYTE    SMOUT Control (see #01204)
  7762.  CFh    BYTE    reserved
  7763.  D0h    BYTE    System Event Enable 0 (see #01207)
  7764.  D1h    BYTE    System Event Enable 1 (see #01208)
  7765.  D2h    BYTE    System Event Enable 2 (see #01209)
  7766.  D3h    BYTE    Burst Count Timer (see #01195)
  7767.  D4h    BYTE    Clock Control (see #01205)
  7768.  D5h    BYTE    reserved
  7769.  D6h    BYTE    STPCLK# Low Timer (see #01195)
  7770.  D7h    BYTE    STPCLK# High Timer (see #01195)
  7771.  D8h    BYTE    Stop Break Event Enable 0 (see #01207)
  7772.  D9h    BYTE    Stop Break Event Enable 1 (see #01208)
  7773.  DAh    BYTE    Stop Break Event Enable 2 (see #01209)
  7774.  DBh  5 BYTEs    reserved
  7775.  E0h    BYTE    Shadow Register (see #01206)
  7776.  E1h  3 BYTEs    reserved
  7777.  E4h    BYTE    Burst Clock Event Enable 0 (see #01207)
  7778.  E5h    BYTE    Burst Clock Event Enable 1 (see #01208)
  7779.  E6h    BYTE    Burst Clock Event Enable 2 (see #01209)
  7780.  E7h    BYTE    Burst Clock Event Enable 3 (see #01210)
  7781.  E8h    BYTE    Burst Clock Event Enable 4 (see #01211)
  7782.  E9h    BYTE    Burst Clock Event Enable 5 (see #01212)
  7783.  EAh    BYTE    Burst Clock Event Enable 6 (see #01213)
  7784.  EBh    BYTE    reserved
  7785.  ECH    BYTE    Clock Throttle Break Event Enable 0 (see #01207)
  7786.  EDh    BYTE    Clock Throttle Break Event Enable 1 (see #01208)
  7787.  EEh    BYTE    Clock Throttle Break Event Enable 2 (see #01209)
  7788.  EFh    BYTE    Clock Throttle Break Event Enable 3 (see #01210)
  7789.  F0h    BYTE    Clock Throttle Break Event Enable 4 (see #01211)
  7790.  F1h    BYTE    Clock Throttle Break Event Enable 5 (see #01212)
  7791.  F2h    BYTE    Clock Throttle Break Event Enable 6 (see #01213)
  7792.  F3h 13 BYTES    reserved
  7793. SeeAlso: #00873,#01076
  7794.  
  7795. Bitfields for Intel 82371MX serial and parallel port enable register:
  7796. Bit(s)    Description    (Table 01169)
  7797.  7    reserved
  7798.  6    LPT3 enabled
  7799.  5    LPT2 enabled
  7800.  4    LPT1 enabled
  7801.  3    COM4 enabled
  7802.  2    COM3 enabled
  7803.  1    COM2 enabled
  7804.  0    COM1 enabled
  7805. SeeAlso: #01168,PORT xxxxh"Intel 82371"
  7806.  
  7807. Bitfields for Intel 82371MX Extended I/O Controller Recovery Timer register:
  7808. Bit(s)    Description    (Table 01170)
  7809.  7    reserved
  7810.  6    8-Bit I/O Recovery Enable
  7811.     =1 Enable value programmed into bits 5-3
  7812.  5-3    8-Bit I/O Recovery Times
  7813.     000 = 8 SYSCLK
  7814.     001 = 1 SYSCLK (default)
  7815.     010 = 2 SYSCLK
  7816.     011 = 3 SYSCLK
  7817.     100 = 4 SYSCLK
  7818.     101 = 5 SYSCLK
  7819.     110 = 6 SYSCLK
  7820.     111 = 7 SYSCLK
  7821.  2-0    Reserved (0)
  7822. SeeAlso: #01168,#01087,PORT xxxxh"Intel 82371"
  7823.  
  7824. Bitfields for Intel 82371MX BIOS enable register:
  7825. Bit(s)    Description    (Table 01171)
  7826.  7    Extended BIOS Enable
  7827.  6    Lower BIOS Enable 1
  7828.  5    Lower BIOS Enable 0
  7829.  4    Lower BIOS CS# Enable 0
  7830.  3    F Segment BIOS Enable
  7831.  2    BIOSCS# Write Protect
  7832.  1-0    reserved
  7833. SeeAlso: #01168,PORT xxxxh"Intel 82371"
  7834.  
  7835. Bitfields for Intel 82371MX FDC Enable register:
  7836. Bit(s)    Description    (Table 01172)
  7837.  7    Coprocessor Error fuction Enable
  7838.  6    IRQ12/M Mouse Function Enable
  7839.  5    System Management Output 5/Disk Output Enable
  7840.  4    System Management Output 4/RTCALE Enable
  7841.  3    Motherboad DMA 2 Disable
  7842.  2    reserved
  7843.  1    Floppy Secondary Addess Enable
  7844.  0    Floppy Primary Address Enable
  7845. SeeAlso: #01168,PORT xxxxh"Intel 82371"
  7846.  
  7847. Bitfields for Intel 82371MX Miscellaneous Status register:
  7848. Bit(s)    Description    (Table 01173)
  7849.  15-3    reserved
  7850.  2-1    reserved (0)
  7851.  0    ISA Clock Divisor Status
  7852.     =1 Divisor=3 (PCICLK=25MHz) default
  7853.     =0 Divisor=4 (PCICLK=33MHz)
  7854. Note:    This is a read-only register that reports on chipset jumper settings.
  7855. SeeAlso: #01168,PORT xxxxh"Intel 82371"
  7856.  
  7857. Bitfields for Intel 82371MX Audio enable register:
  7858. Bit(s)    Description    (Table 01174)
  7859.  7    Audio enabled
  7860.  6-4    Reserved
  7861.  3-2    Audio I/O Address
  7862.     00    0220h
  7863.     01    0230h
  7864.     10    0240h
  7865.     11    0250h
  7866.  1-0    reserved
  7867. SeeAlso: #01168,PORT xxxxh"Intel 82371"
  7868.  
  7869. Bitfields for Intel 82371MX DMA channel 5-7 address size register:
  7870. Bit(s)    Description    (Table 01175)
  7871.  7    Channel 7 16/8-Bit Count by Word/Byte
  7872.     =1 16-bit, count by word
  7873.     =0 8-bit, count by byte
  7874.  6    Channel 6 16/8-Bit Count by Word/Byte (same values as bit 7)
  7875.  5    Channel 5 16/8-Bit Count by Word/Byte (same values as bit 7)
  7876. 4-3    reserved (0)
  7877. SeeAlso: #01168,PORT xxxxh"Intel 82371"
  7878.  
  7879. Bitfields for Intel 82371MX PCI DMA Enable register:
  7880. Bit(s)    Description    (Table 01176)
  7881.  7    DMA CH7 is on PCI Bus
  7882.  6    DMA CH6 is on PCI Bus
  7883.  5    DMA CH5 is on PCI Bus
  7884.  4    reserved
  7885.  3    DMA CH3 is on PCI Bus
  7886.  2    DMA CH2 is on PCI Bus
  7887.  1    DMA CH1 is on PCI Bus
  7888.  0    DMA CH0 is on PCI Bus
  7889. SeeAlso: #01168,PORT xxxxh"Intel 82371"
  7890.  
  7891. Bitfields for Intel 82371MX PCI DMA/PCI DMA expansion registers:
  7892. Bit(s)    Description    (Table 01177)
  7893.  7-4    reserved
  7894.  3    Expansion enabled
  7895.  2-0    DMA channel
  7896. Note:    The PCI DMA Expansion request lines (REQ[A,B]#/GNT[A,B]#) provide PCI
  7897.       DMA and PCI DMA expansion support.
  7898. SeeAlso: #01168,PORT xxxxh"Intel 82371"
  7899.  
  7900. Bitfields for Intel 82371MX Programmable Memory Address Control registers:
  7901. Bit(s)    Description    (Table 01178)
  7902.  15-0    Memory Access Control
  7903. SeeAlso: #01168,PORT xxxxh"Intel 82371"
  7904.  
  7905. Bitfields for Intel 82371MX Programmable Memory Address Mask register:
  7906. Bit(s)    Description    (Table 01179)
  7907.  7-0    Memory Address Mask
  7908. SeeAlso: #01168,PORT xxxxh"Intel 82371"
  7909.  
  7910. Bitfields for Intel 82371MX Programmable Address Range Enable register:
  7911. Bit(s)    Description    (Table 01180)
  7912.  7    PCS# Enabled for Programmable Address Range 2
  7913.  6    PCS# Enabled for Programmable Address Range 1
  7914.  5    Programmable Address range 5 Enabled
  7915.  4    Programmable Address range 4 Enabled
  7916.  3    Programmable Address range 5 Enabled
  7917.  2    Programmable Address range 3 Enabled
  7918.  1    Programmable Address range 1 Enabled
  7919.  5    PCS# Address range Enabled
  7920. SeeAlso: #01168,PORT xxxxh"Intel 82371"
  7921.  
  7922. Bitfields for Intel 82371MX Programmable Chip Select Control register:
  7923. Bit(s)    Description    (Table 01181)
  7924.  15-0    PCS# Address
  7925. SeeAlso: #01168,PORT xxxxh"Intel 82371"
  7926.  
  7927. Bitfields for Intel 82371MX Programmable Address Control registers:
  7928. Bit(s)    Description    (Table 01182)
  7929.  15-0    Programmable Address Control
  7930. Note:    This register selects a 16-bit I/O address range to be forwarded to
  7931.       the Extended I/O Bus, if enabled in the Programmable Address Range
  7932.       register.
  7933. SeeAlso: #01168,PORT xxxxh"Intel 82371"
  7934.  
  7935. Bitfields for Intel 82371MX Programmable Address Mask A register:
  7936. Bit(s)    Description    (Table 01183)
  7937.  7-4    Programmable Address Control 1 Mask
  7938.  3-0    Programmable Chip Select Mask
  7939. SeeAlso: #01168,PORT xxxxh"Intel 82371"
  7940.  
  7941. Bitfields for Intel 82371MX Programmable Address Mask B register:
  7942. Bit(s)    Description    (Table 01184)
  7943.  7-4    Programmable Address Control 3 Mask
  7944.  3-0    Programmable Address Control 2 Mask
  7945. SeeAlso: #01168,PORT xxxxh"Intel 82371"
  7946.  
  7947. Bitfields for Intel 82371MX I/O configuration address register:
  7948. Bit(s)    Description    (Table 01185)
  7949.  15-10    reserved
  7950.  9-1    I/O Configuration Address
  7951.  0    I/O Configuration Address Enabled
  7952. Note:    This register provides an I/O address range to be forwarded to the
  7953.       Extended I/O Bus for accesses to the configuration space of an
  7954.       integrated I/O device. PCI address bits 9-1 are compared to bits
  7955.       9-1 of this register. Address bits 31-10 must be 0.
  7956. SeeAlso: #01168,PORT xxxxh"Intel 82371"
  7957.  
  7958. Bitfields for Intel 82371MX Programmable Address Mask C register:
  7959. Bit(s)    Description    (Table 01186)
  7960.  7-4    Programmable Address Control 5 Mask
  7961.  3-0    Programmable Address Control 4 Mask
  7962. SeeAlso: #01168,PORT xxxxh"Intel 82371"
  7963.  
  7964. Bitfields for Intel 82371MX Peripheral Access Detect Enable 0 register:
  7965. Bit(s)    Description    (Table 01187)
  7966.  7    Enable Audio-E
  7967.  6    Enable Audio-D
  7968.  5    Enable Audio-C
  7969.  4    Enable Audio-B
  7970.  3    Enable Audio-A
  7971.  2    Enable Parallel 3
  7972.  1    Enable Parallel 2
  7973.  0    Enable Parallel 1
  7974. SeeAlso: #01168,PORT xxxxh"Intel 82371"
  7975.  
  7976. Bitfields for Intel 82371MX Peripheral Access Detect Enable 1 register:
  7977. Bit(s)    Description    (Table 01188)
  7978.  7    Enable COM4
  7979.  6    Enable COM3
  7980.  5    Enable COM3
  7981.  4    Enable COM1
  7982.  3    Enable Secondary FDC
  7983.  2    Enable Primary FDC
  7984.  1    Enable Secondary IDE
  7985.  0    Enable Promary IDE
  7986. SeeAlso: #01168,PORT xxxxh"Intel 82371"
  7987.  
  7988. Bitfields for Intel 82371MX Peripheral Access Detect Enable 2 register:
  7989. Bit(s)    Description    (Table 01189)
  7990.  7    Enable PMAC1
  7991.  6    Enable PMAC0
  7992.  5    Enable PAC5
  7993.  4    Enable PAC4
  7994.  3    Enable PAC3
  7995.  2    Enable PAC2
  7996.  1    Enable PAC1
  7997.  0    Enable PCSC
  7998. SeeAlso: #01168,PORT xxxxh"Intel 82371"
  7999.  
  8000. Bitfields for Intel 82371MX Local Trap Address for Device 3 register:
  8001. Bit(s)    Description    (Table 01190)
  8002.  15-0    Local Trap Address base for Device 3
  8003. Note:    Is compared with bits 15-0 of PCI I/O Addresses. Address bits 31-16
  8004.       must be 0.
  8005. SeeAlso: #01168,PORT xxxxh"Intel 82371"
  8006.  
  8007. Bitfields for Intel 82371MX Local Trap Mask for Device 3 register:
  8008. Bit(s)    Description    (Table 01191)
  8009.  7-4    Local Trap COM Port Select
  8010.     =1000    COM4 02E8h-02EFh
  8011.     =0100    COM3 03E8h-83EFh
  8012.     =0010    COM2 02F8h-02FFh
  8013.     =0001    COM1 03F8h-03FFh
  8014. Note:    These bits when set cause an SMI# when access to the corresponding I/O
  8015.       port range is made.
  8016.  3-0    Local Trap Mask
  8017. Note:    This field selects the range of trappable addresses (in bytes).
  8018. SeeAlso: #01168,PORT xxxxh"Intel 82371"
  8019.  
  8020. Bitfields for Intel 82371MX Local Trap SMI Enable/Status registers:
  8021. Bit(s)    Description    (Table 01192)
  8022.  7-6    reserved
  8023.  5    IDE
  8024.  4    Audio
  8025.  3    COM
  8026.  2    DEV3
  8027.  1    DEV2
  8028.  0    DEV1
  8029. Note:    a set bit indicates in the Enable register turns generation of SMI# on
  8030.       I/O accesses to the address region used by the selected device;
  8031.       a set bit in the Status register indicates which trap caused an SMI#
  8032.       interrupt.
  8033. SeeAlso: #01168,PORT xxxxh"Intel 82371"
  8034.  
  8035. Bitfields for Intel 82371MX Local Standby SMI Enable/Status registers:
  8036. Bit(s)    Description    (Table 01193)
  8037.  7-6    reserved
  8038.  5    IDE
  8039.  4    Audio
  8040.  3    COM
  8041.  2    DEV3
  8042.  1    DEV2
  8043.  0    DEV1
  8044. Note:    each bit in the Enable register turns on the associated SMI Timer; a
  8045.       set bit in the Status register indicates which local standby timer
  8046.       caused the SMI interrupt
  8047. SeeAlso: #01168,#01194,PORT xxxxh"Intel 82371"
  8048.  
  8049. Bitfields for Intel 82371MX Local Standby Timer Reload Enable register:
  8050. Bit(s)    Description    (Table 01194)
  8051.  7    IDE
  8052.  6    Audio
  8053.  5    COM
  8054.  4    DEV3
  8055.  3    DEV2
  8056.  2    DEV1
  8057.  1    Audio MDAK2
  8058.  0    Audio MDAK1
  8059. Note:    This register enables local standby timer reloading. When the
  8060.       associated I/O address range is accessed, the standby timer is
  8061.       reloaded with it's default value. Also note the different bit-order
  8062.       for this register only.
  8063. SeeAlso: #01168,#01193,PORT xxxxh"Intel 82371"
  8064.  
  8065. Bitfields for Intel 82371MX Count Value registers:
  8066. Bit(s)    Description    (Table 01195)
  8067.  7-0    Count value
  8068. Note:    This field contains the initial count value for various time-out
  8069.       events. 00 is an illegal programmed value. The programmed value is
  8070.       decremented by certain events or system clocks, and the event is
  8071.       triggered when the count reaches 0.
  8072. SeeAlso: #01168,PORT xxxxh"Intel 82371"
  8073.  
  8074. Bitfields for Intel 82371MX System Management Control register:
  8075. Bit(s)    Description    (Table 01196)
  8076.  7-3    reserved
  8077.  2    Freeze (but not reset) all Power Management timers
  8078.  1    =0 disable all Power Management functions
  8079.  0    =0 disable SMI
  8080. SeeAlso: #01168,PORT xxxxh"Intel 82371"
  8081.  
  8082. Bitfields for Intel 82371MX System SMI Enable/Status registers:
  8083. Bit(s)    Description    (Table 01197)
  8084.  7    reserved
  8085.  6    Write to APMC Port (software SMI)
  8086.  5    EXTSMI#
  8087.  4    IRQ12
  8088.  3    IRQ8
  8089.  2    IRQ4
  8090.  1    IRQ3
  8091.  0    IRQ1
  8092. Note:    each set bit in the Enable register turns on SMI# generation for the
  8093.       associated hardware event; a set bit in the Status register indicates
  8094.       which event caused the SMI interrupt
  8095. SeeAlso: #01168,PORT xxxxh"Intel 82371"
  8096.  
  8097. Bitfields for Intel 82371MX Miscellaneous SMI Enable register:
  8098. Bit(s)    Description    (Table 01198)
  8099.  7-4    reserved
  8100.  3    Write to APMC Port
  8101.  2    SRBTN#
  8102.  1    BATLOW#
  8103.  0    reserved
  8104. Note:    Enables SMI# generation for the above hardware events
  8105. SeeAlso: #01168,#01199,PORT xxxxh"Intel 82371"
  8106.  
  8107. Bitfields for Intel 82371MX Miscellaneous SMI Status register:
  8108. Bit(s)    Description    (Table 01199)
  8109.  7-4    reserved
  8110.  3    =1 indicates system is in global standby mode
  8111.  2    SRBTN# caused SMI
  8112.  1    BATLOW# caused SMI
  8113.  0    reserved
  8114. SeeAlso: #01168,#01198,PORT xxxxh"Intel 82371"
  8115.  
  8116. Bitfields for Intel 82371MX Global SMI Enable register:
  8117. Bit(s)    Description    (Table 01200)
  8118.  7    System Events Enabled
  8119.  6    Software SMI#'s (generated by bit 0 of this register) Enabled
  8120.  5    reserved
  8121.  4    Local Traps Enabled
  8122.  3    Local Standby Timers Enabled
  8123.  2    Global Standby Timer Enabled
  8124.  1    SRBTN# and BATLOW# Enabled
  8125. Note:    Enables SMI# generation for the above hardware events
  8126. SeeAlso: #01168,#01201,PORT xxxxh"Intel 82371"
  8127.  
  8128. Bitfields for Intel 82371MX Global SMI Status register:
  8129. Bit(s)    Description    (Table 01201)
  8130.  7    One of the System Events caused SMI
  8131.  6    Software SMI or EXTSMI# caused SMI
  8132.  5    Write to APMC caused SMI
  8133.  4    Access to one of the Local Traps caused SMI
  8134.  3    One of the local Standby timers caused SMI
  8135.  2    Global Standby Timer caused SMI
  8136.  1    SRBTN# or BATLOW# caused SMI
  8137.  0    reserved
  8138. SeeAlso: #01168,#01200,PORT xxxxh"Intel 82371"
  8139.  
  8140. Bitfields for Intel 82371MX Suspend/Resume Control 1 register:
  8141. Bit(s)    Description    (Table 01202)
  8142.  7    BATLOW# bypasses Suspend delay timer and activates SMI# immediately
  8143.  6    IRQ8 will NOT cause a resume
  8144.  5    COM RI (Ring) will NOT cause a resume ("Wake on Ring" function)
  8145.  4    BATLOW# will not prevent a resume
  8146.  3    is set by power management software at the end of a suspend routine
  8147.  2    can be set by power management software at the end of a suspend routine
  8148.  1-0    Set suspend mode
  8149.     00    Suspend Disabled
  8150.     01    reserved
  8151.     10    Suspend-to-DRAM
  8152.     11    Suspend-to-Disk
  8153. SeeAlso: #01168,PORT xxxxh"Intel 82371"
  8154.  
  8155. Bitfields for Intel 82371MX Suspend/Resume Control 2 register:
  8156. Bit(s)    Description    (Table 01203)
  8157.  7-1    reserved
  8158.  0    EXTSMI# will NOT cause a resume event
  8159. SeeAlso: #01168,PORT xxxxh"Intel 82371"
  8160.  
  8161. Bitfields for Intel 82371MX SMOUT Control register:
  8162. Bit(s)    Description    (Table 01204)
  8163.  7-6    reserved
  8164.  5-0    Writing to any bits sets the state of the 6 SMOUTx pins.
  8165.     SMOUT5 is not effected if it is configured for DOE# function
  8166.     SMOUT4 is not effected if it is configured for RTCALE function
  8167. SeeAlso: #01168,PORT xxxxh"Intel 82371"
  8168.  
  8169. Bitfields for Intel 82371MX Clock Control register:
  8170. Bit(s)    Description    (Table 01205)
  8171.  7    Clock Throttle standy by timer frequency
  8172.     =1 32ms
  8173.     =0 4ms
  8174. Note:    Sets the granularity of the Clock Throttle Standby Timer
  8175.  6-5    reserved
  8176.  4    Enable Auto Clock Throttle
  8177.  3-2    STPCLK# Mode
  8178.     00 Disable STPCLK# Function
  8179.     01 Enable stop grant mode
  8180.     10 Enable stop clock mode
  8181.     11 reserved
  8182.  1    Enable clock throttling
  8183.  0    Enable "PCI Clock can be stopped"
  8184. SeeAlso: #01168,PORT xxxxh"Intel 82371"
  8185.  
  8186. (Table 01206)
  8187. Values for Intel 82371MX Shadow Register
  8188. Value    AT Port    Description
  8189.  00h    00h    Channel 0 Base Address Register (low byte)
  8190.  01h    00h    Channel 0 Base Address Register (high byte)
  8191.  02h    01h    Channel 0 Base Word Count Register (low byte)
  8192.  03h    01h    Channel 0 Base Word Count Register (high byte)
  8193.  04h    02h    Channel 1 Base Address Register (low byte)
  8194.  05h    02h    Channel 1 Base Address Register (high byte)
  8195.  06h    03h    Channel 1 Base Word Count Register (low byte)
  8196.  07h    03h    Channel 1 Base Word Count Register (high byte)
  8197.  08h    04h    Channel 2 Base Address Register (low byte)
  8198.  09h    04h    Channel 2 Base Address Register (high byte)
  8199.  0Ah    05h    Channel 2 Base Word Count Register (low byte)
  8200.  0Bh    05h    Channel 2 Base Word Count Register (high byte)
  8201.  0Ch    06h    Channel 3 Base Address Register (low byte)
  8202.  0Dh    06h    Channel 3 Base Address Register (high byte)
  8203.  0Eh    07h    Channel 3 Base Word Count Register (low byte)
  8204.  0Fh    07h    Channel 3 Base Word Count Register (high byte)
  8205.  10h    08h    DMA1 Command Register
  8206.  11h    0Bh    Channel 0 Mode Register
  8207.  12h    0Bh    Channel 1 Mode Register
  8208.  13h    0Bh    Channel 2 Mode Register
  8209.  14h    0Bh    Channel 3 Mode Register
  8210.  15h    0Fh    DMA1 Mask Register
  8211.  16h    C4h    Channel 5 Base Address Register (low byte)
  8212.  17h    C4h    Channel 5 Base Address Register (high byte)
  8213.  18h    C6h    Channel 5 Base Word Count Register (low byte)
  8214.  19h    C6h    Channel 5 Base Word Count Register (high byte)
  8215.  1Ah    C8h    Channel 6 Base Address Register (low byte)
  8216.  1Bh    C8h    Channel 6 Base Address Register (high byte)
  8217.  1Ch    CAh    Channel 6 Base Word Count Register (low byte)
  8218.  1Dh    CAh    Channel 6 Base Word Count Register (high byte)
  8219.  1Eh    CCh    Channel 7 Base Address Register (low byte)
  8220.  1Fh    CCh    Channel 7 Base Address Register (high byte)
  8221.  20h    CDh    Channel 7 Base Word Count Register (low byte)
  8222.  21h    CDh    Channel 7 Base Word Count Register (high byte)
  8223.  22h    D0h    DMA2 Command Register
  8224.  23h    D6h    Channel 5 Mode Register
  8225.  24h    D6h    Channel 6 Mode Register
  8226.  25h    D6h    Channel 7 Mode Register
  8227.  26h    DEh    DMA2 Mask Register
  8228.  27h    20h    PIC1 ICW1
  8229.  28h    21h    PIC1 ICW2
  8230.  29h    21h    PIC1 ICW3
  8231.  2Ah    21h    PIC1 ICW4
  8232.  2Bh    20h    PIC1 OCW2
  8233.  2Ch    A0h    PIC2 ICW1
  8234.  2Dh    A1h    PIC2 ICW2
  8235.  2Eh    A1h    PIC2 ICW3
  8236.  2Fh    A1h    PIC2 ICW4
  8237.  30h    A0h    PIC2 OCW2
  8238.  31h    70h    NMI mask / RTC address
  8239.  32h    03FAh    COM1 FIFO Enable Register (only bits 0,3,6 & 7 valid)
  8240.  33h    02FAh    COM2 FIFO Enable Register (only bits 0,3,6 & 7 valid)
  8241.  34h    03EAh    COM3 FIFO Enable Register (only bits 0,3,6 & 7 valid)
  8242.  35h    02EAh    COM4 FIFO Enable Register (only bits 0,3,6 & 7 valid)
  8243.  36h    40h    TIMER 0 Count Register (low byte)
  8244.  37h    40h    TIMER 0 Count Register (high byte)
  8245.  38h    20h    Master PIC OCW3 Register (bits 0,2 & 5 only valid)
  8246.  39h    A0h    Slave PIC OCW3 Register (bits 0,2 & 5 only valid)
  8247. Desc:    This register is used to read the current programmed value of certain
  8248.       AT compatable I/O ports which are traditionally write-only.
  8249. Note:    To read a given register, write the value from the table to the shadow
  8250.       register, then immediately re-read the shadow register. The returned
  8251.       value is the current value of the I/O port.
  8252. SeeAlso: #01168,PORT xxxxh"Intel 82371"
  8253.  
  8254. Bitfields for Intel 82371MX Burst Clock/Clock Throttle Break Enable 0 register:
  8255. Bit(s)    Description    (Table 01207)
  8256.  7    Enable IRQ7
  8257.  6    Enable IRQ6
  8258.  5    Enable IRQ7
  8259.  4    Enable IRQ4
  8260.  3    Enable IRQ3
  8261.  2    reserved
  8262.  1    Enable IRQ1
  8263.  0    Enable IRQ0
  8264. SeeAlso: #01168,PORT xxxxh"Intel 82371"
  8265.  
  8266. Bitfields for Intel 82371MX Event Enable 1 register:
  8267. Bit(s)    Description    (Table 01208)
  8268.  7    Enable IRQ15
  8269.  6    Enable IRQ14
  8270.  5    reserved
  8271.  4    Enable IRQ12
  8272.  3    Enable IRQ11
  8273.  2    Enable IRQ10
  8274.  1    Enable IRQ9
  8275.  0    Enable IRQ8
  8276. SeeAlso: #01168,PORT xxxxh"Intel 82371"
  8277.  
  8278. Bitfields for Intel 82371MX Event Enable 2 register:
  8279. Bit(s)    Description    (Table 01209)
  8280.  7    (Clock Throttle Break Event,Burst Clock Event)
  8281.       reserved
  8282.     (System Event,Stop Break Event,Clock Throttle Break Event)
  8283.       Enable BATLOW# & SRBTN#
  8284.  6    Enable EXTSMI#
  8285.  5    Enable SMI#
  8286.  4    (System Event,Stop Break Event,Clock Throttle Break Event)
  8287.       Enable NMI
  8288.     (Burst Clock Event)
  8289.       reserved
  8290.  3    (System Event,Stop Break Event,Clock Throttle Break Event)
  8291.       Enable INTR
  8292.     (Burst Clock Event)
  8293.       reserved
  8294.  2    reserved
  8295.  1    Enable COMRI#
  8296.  0    Enable events of selected type
  8297. SeeAlso: #01168,PORT xxxxh"Intel 82371"
  8298.  
  8299. Bitfields for Intel 82371MX Event Enable 3 register:
  8300. Bit(s)    Description    (Table 01210)
  8301.  7-2    reserved
  8302.  1    Enable EXTEVNT#
  8303.  0    Enable PHLDA#
  8304. SeeAlso: #01168,PORT xxxxh"Intel 82371"
  8305.  
  8306. Bitfields for Intel 82371MX Event Enable 4 register:
  8307. Bit(s)    Description    (Table 01211)
  8308.  7    Enable PMAC1
  8309.  6    Enable PMAC0
  8310.  5    Enable PAC5
  8311.  4    Enable PAC4
  8312.  3    Enable PAC3
  8313.  2    Enable PAC2
  8314.  1    Enable PAC1
  8315.  0    Enable PCSC
  8316. SeeAlso: #01168,PORT xxxxh"Intel 82371"
  8317.  
  8318. Bitfields for Intel 82371MX Event Enable 5 register:
  8319. Bit(s)    Description    (Table 01212)
  8320.  7    Enable COM4
  8321.  6    Enable COM3
  8322.  5    Enable COM3
  8323.  4    Enable COM1
  8324.  3    Enable Secondary FDC
  8325.  2    Enable Primary FDC
  8326.  1    Enable Secondary IDE
  8327.  0    Enable Promary IDE
  8328. SeeAlso: #01168,PORT xxxxh"Intel 82371"
  8329.  
  8330. Bitfields for Intel 82371MX Event Enable 6 register:
  8331. Bit(s)    Description    (Table 01213)
  8332.  7    Enable Audio-E
  8333.  6    Enable Audio-D
  8334.  5    Enable Audio-C
  8335.  4    Enable Audio-B
  8336.  3    Enable Audio-A
  8337.  2    Enable Parallel 3
  8338.  1    Enable Parallel 2
  8339.  0    Enable Parallel 1
  8340. SeeAlso: #01168,PORT xxxxh"Intel 82371"
  8341.  
  8342. Format of PCI Configuration for Intel 82371FB/82371SB Function 1 (IDE):
  8343. Offset    Size    Description    (Table 01214)
  8344.  00h 64 BYTEs    header (see #00878)
  8345.         (vender ID 8086h, device ID 1230h/7010h)
  8346.  20h    DWORD    Bus Master Interface Base Address
  8347.         (see PORT xxxxh"Intel 82371SB")
  8348.  40h    WORD    IDE timing modes, primary channel (see #01223)
  8349.  42h    WORD    IDE timing modes, secondary channel (see #01223)
  8350.  44h    BYTE    (82371SB) slave IDE timing register (see #01224)
  8351.  45h 187 BYTEs    reserved
  8352. SeeAlso: #01167,#01215,PORT xxxxh"Intel 82371SB"
  8353.  
  8354. Format of PCI Configuration data for Intel 82371SB Function 2 (USB):
  8355. Offset    Size    Description    (Table 01215)
  8356.  00h 64 BYTEs    header (see #00878)
  8357.         (vendor ID 8086h, device ID 7020h)
  8358.  20h    DWORD    I/O space base address
  8359.         (see PORT xxxxh"Intel 82371SB")
  8360.  40h 32 BYTEs    reserved
  8361.  60h    BYTE    Serial Bus Specification release number
  8362.         00h pre-release 1.0
  8363.         10h Release 1.0
  8364.  61h  9 BYTEs    reserved
  8365.  6Ah    WORD    miscellaneous status (see #01225)
  8366.  6Ch 84 BYTEs    reserved
  8367.  C0h    WORD    legacy support (see #01226)
  8368.  C2h 62 BYTEs    reserved
  8369. SeeAlso: #01167,#01214,PORT xxxxh"Intel 82371SB"
  8370.  
  8371. Bitfields for Intel 82371FB/82371SB top of memory register:
  8372. Bit(s)    Description    (Table 01216)
  8373.  7-4    top of ISA memory (in megabytes, less 1; i.e. 0001 = 2M)
  8374.  3    ISA/DMA lower BIOS forwarding enable
  8375.  2    (82371SB) enable A000/B000 segment forwarding to PCI bus
  8376.  1    enable forwarding ISA/DMA 512K-640K region to PCI bus
  8377.  0    reserved
  8378. SeeAlso: #01167,#01217
  8379.  
  8380. Bitfields for Intel 82371FB/82371SB miscellaneous status register:
  8381. Bit(s)    Description    (Table 01217)
  8382.  15    (82371SB) enable SERR# on delayed transaction
  8383.     write 1 to clear this bit
  8384.  14-8    reserved
  8385.  7    (82371SB) NB Retry Enable
  8386.  6    (82371SB) EXTSMI# Mode Enable
  8387.     allow special SERR# protocol between PCI bridge and 82371
  8388.  5    reserved
  8389.  4    (82371SB) enable USB
  8390.     disable USB's master enable and I/O decode enable prior to
  8391.      clearing this bit!
  8392.  3    reserved
  8393.  2    (82371FB) PCI Header Type Bit enable
  8394.     =1 report multifunction device in PCI configuration header
  8395.  1    (82371FB) internal ISA DMA/external DMA Mode status (read-only)
  8396.     =0 normal DMA operation
  8397.  0    (82371FB) ISA Clock Divisor status (read-only)
  8398.     (82371SB) ISA Clock Divisor (read-write)
  8399.     =1 SYSCLK clock divisor is 3
  8400.     =0 SYSCLK clock divisor is 4
  8401. SeeAlso: #01167,#01216
  8402.  
  8403. Bitfields for Intel 82371FB/82371SB/82371MX motherboard IRQ Route Control:
  8404. Bit(s)    Description    (Table 01218)
  8405.  7    disable IRQ routing
  8406.  6    enable MIRQx/IRQx sharing
  8407.  5    (82371SB only) enable IRQ0 output
  8408.  4    reserved (0)
  8409.  3-0    ISA IRQ number to which to route the PCI IRQ
  8410. Notes:    IRQs 0-2, 8, and 13 are reserved
  8411.     interrupt sharing should only be enabled when the device connected to
  8412.       the MIRQ line and the device connected to the IRQ line both produce
  8413.       active high, level triggered interrupts.
  8414. SeeAlso: #01167,#01168,#01216,#01219
  8415.  
  8416. Bitfields for Intel 82371FB/82371SB/82371MX motherboard DMA control:
  8417. Bit(s)    Description    (Table 01219)
  8418.  7    type F DMA buffer enable
  8419.  6-4    reserved
  8420.  3    (82371FB only) disable motherboadr DMA channel
  8421.     (SB/MX) reserved (0)
  8422.  2-0    DMA channel number (100 = disabled [default])
  8423.     (82371FB) Type F and Motherboard DMA
  8424.     (82371SB/MX) Type F DMA
  8425. SeeAlso: #01167,#01168,#01218
  8426.  
  8427. Bitfields for Intel 82371FB/83271SB programmable chip select control register:
  8428. Bit(s)    Description    (Table 01220)
  8429.  15-2    I/O address which will assert PCS# signal
  8430.  1-0    PCS address mask
  8431.     00 four bytes
  8432.     01 eight contiguous bytes
  8433.     10 disabled
  8434.     11 sixteen contiguous bytes
  8435. SeeAlso: #01167,#01219,#01221
  8436.  
  8437. Bitfields for Intel 82371SB Deterministic Latency Control register:
  8438. Bit(s)    Description    (Table 01221)
  8439.  7-4    reserved
  8440.  3    enable SERR# on delayed transaction timeout
  8441.  2    enable USB passive release
  8442.  1    enable passive release
  8443.  0    enable delayed transactions
  8444. SeeAlso: #01167,#01220
  8445.  
  8446. Bitfields for Intel 82371FB/82371SB SMI Control Register:
  8447. Bit(s)    Description    (Table 01222)
  8448.  7-5    reserved
  8449.  4-3    Fast-Off Timer freeze/granularity selection
  8450.     00 one minute granularity (assuming 33 MHz PCICLK)
  8451.     01 disabled (frozen)
  8452.     10 one PCICLK
  8453.     11 one millisecond
  8454.  2    STPCLK# scaling enable
  8455.     =1 enable Clock Scale bytes in PCI configuration space
  8456.  1    STPCLK# signal enable
  8457.     =1 assert STPCLK# on read from PORT 00B2h
  8458.  0    SMI# Gate
  8459.     =1 enable SMI# on system management interrupt
  8460. Notes:    bit 1 is cleared either with an explicit write of 0 here, or by any
  8461.       write to PORT 00B2h
  8462.     bit 0 does not affect the recording of SMI events, so a pending SMI
  8463.       will cause an immediate SMI# when the bit is set
  8464. SeeAlso: #01167,#01079
  8465.  
  8466. Bitfields for Intel 82371FB/82371SB/82371MX IDE timing modes:
  8467. Bit(s)    Description    (Table 01223)
  8468.  15    IDE decode enable
  8469.  14    (82371SB) slave IDE timing register enable (see #01224)
  8470.     (82371MX) primary/secondary address decode (=0 primary, =1 secondary)
  8471.  13-12    IORDY# sample point
  8472.     00 five clocks after DIOx# assertion
  8473.     01 four clocks
  8474.     10 three clocks
  8475.     11 two clocks
  8476.  11-10    reserved
  8477.  9-8    recovery time between IORDY# sample point and DIOx#
  8478.     00 four clocks
  8479.     01 three clocks
  8480.     10 two clocks
  8481.     11 one clock
  8482.  7    (FB/SB) DMA timing enable only, drive 1
  8483.     (MX) reserved
  8484.  6    prefetch and posting enable, drive 1
  8485.  5    IORDY# sample point enable drive select 1
  8486.  4    fast timing bank drive select 1
  8487.  3    (FB/SB) DMA timing enable only, drive 0
  8488.     (MX) reserved
  8489.  2    prefetch and posting enable, drive 0
  8490.  1    IORDY# sample point enable drive select 0
  8491.  0    fast timing bank drive select 0
  8492. SeeAlso: #01214,#01168
  8493.  
  8494. Bitfields for Intel 82371SB slave IDE timing register:
  8495. Bit(s)    Description    (Table 01224)
  8496.  7-6    secondary drive 1 IORDY# sample point
  8497.     00 five clocks after DIOx# assertion
  8498.     01 four clocks
  8499.     10 three clocks
  8500.     11 two clocks
  8501.  5-4    secondary drive 1 recovery time
  8502.     00 four clocks
  8503.     01 three clocks
  8504.     10 two clocks
  8505.     11 one clock
  8506.  3-2    primary drive 1 IORDY# sample point
  8507.  1-0    primary drive 1 recovery time
  8508. SeeAlso: #01223
  8509.  
  8510. Bitfields for Intel 82371SB miscellaneous status:
  8511. Bit(s)    Description    (Table 01225)
  8512.  15-1    reserved
  8513.  0    USB clock selection
  8514.     =1 48 MHz
  8515.     =0 24 MHz
  8516. SeeAlso: #01215,#01226
  8517.  
  8518. Bitfields for Intel 82371SB legacy support register:
  8519. Bit(s)    Description    (Table 01226)
  8520.  15    A20GATE pass-through sequence ended
  8521.     write 1 to clear this bit
  8522.  14    reserved
  8523.  13    USB PIRQ enabled
  8524.  12    USR IRQ status (read-only)
  8525.  11    trap caused by write to PORT 0064h
  8526.     write 1 to clear this bit
  8527.  10    trap caused by read from PORT 0064h
  8528.     write 1 to clear this bit
  8529.  9    trap caused by write to PORT 0060h
  8530.     write 1 to clear this bit
  8531.  8    trap caused by read from PORT 0060h
  8532.     write 1 to clear this bit
  8533.  7    enable SMI at end of A20GATE Pass-Through
  8534.  6    A20GATE pass-through sequence in progress (read-only)
  8535.  5    enable A20GATE pass-through sequence
  8536.     (write PORT 64h,D1h; write 60h,xxh; read 64h; write 64h,FFh)
  8537.  4    enable trap/SMI on USB IRQ
  8538.  3    enable trap/SMI on PORT 0064h write
  8539.  2    enable trap/SMI on PORT 0064h read
  8540.  1    enable trap/SMI on PORT 0060h write
  8541.  0    enable trap/SMI on PORT 0060h read
  8542. SeeAlso: #01215,#01225
  8543.  
  8544. Format of PCI Configuration Data for Intel 82557:
  8545. Offset    Size    Description    (Table 01227)
  8546.  00h 64 BYTEs    header (see #00878)
  8547.         (vendor ID 8086h, device ID 1229h) (see #00873)
  8548.  10h    DWORD    base address of memory-mapped Control/Status Registers (4K)
  8549.         (see #01228)
  8550.  14h    DWORD    base address of I/O-mapped Control/Status Registers (32 ports)
  8551.  18h    DWORD    base address of Flash memory (1M)
  8552.  40h 192 BYTEs    unused
  8553. SeeAlso: #01098
  8554.  
  8555. Format of Intel 82557 Control/Status Registers:
  8556. Offset    Size    Description    (Table 01228)
  8557.  00h    WORD    SCB status word
  8558.  02h    WORD    SCB command word
  8559.  04h    DWORD    SCB general pointer
  8560.  08h    DWORD    PORT
  8561.  0Ch    WORD    Flash control register
  8562.  0Eh    WORD    EEPROM control register
  8563.  10h    DWORD    MDI control register
  8564.  14h    DWORD    Early RCV Interrupt Rx byte count (RXBC) register
  8565. Note:    see www.intel.com/design/network/datashts/64434604.pdf for additional
  8566.       details
  8567. SeeAlso: #01228
  8568.  
  8569. Format of PCI Configuration Data for Intel 82441FX:
  8570. Offset    Size    Description    (Table 01229)
  8571.  00h 64 BYTEs    header (see #00878)
  8572.         (vendor ID 8086h, device ID 1237h) (see #00873)
  8573.  40h 16 BYTEs    reserved
  8574.  50h    WORD    PMC Configuration (see #01230)
  8575.  52h    BYTE    deturbo counter control
  8576.         when deturbo mode is selected (see PORT 0CF9h), the chipset
  8577.           places a hold on the memory bus for a fraction of the
  8578.           time inversely proportional to the value in this register
  8579.           (i.e. C0h = 1/4, 80h = 1/2, 40h = 3/4, 20h = 7/8, etc.)
  8580.  53h    BYTE    DBX buffer control (see #01231)
  8581.  54h    BYTE    auxiliary control (see #01232)
  8582.  55h    WORD    DRAM Row Type (see #01233)
  8583.  57h    BYTE    DRAM Control (see #01234)
  8584.  58h    BYTE    DRAM Timing (see #01235)
  8585.  59h  7 BYTEs    Programmable Attribute Map registers 0-6 (see #01118)
  8586.  60h  8 BYTEs    DRAM Row Buondary registers 0-7
  8587.         each register N indicates cumulative amount of memory in rows
  8588.           0-N (each 64 bits wide), in 8M units
  8589.  68h    BYTE    Fixed DRAM Hole Control
  8590.  69h  7 BYTEs    reserved
  8591.  70h    BYTE    Multi-Transaction Timer
  8592.         number of PCLKs guaranteed to the current agent before the
  8593.           82441 will grant the bus to another PCI agent on request
  8594.  71h    BYTE    CPU Latency Timer (see #01236)
  8595.  72h    BYTE    System Management RAM control (see #01123)
  8596.  73h 29 BYTEs    reserved
  8597.  90h    BYTE    Error Command (see #01237)
  8598.  91h    BYTE    Error Status (see #01238)
  8599.  92h    BYTE    reserved
  8600.  93h    BYTE    Turbo Reset Control (see #01239)
  8601.  94h 108 BYTEs    reserved
  8602. SeeAlso: #01098,#01108
  8603.  
  8604. Bitfields for Intel 82441FX PMC Configuration Register:
  8605. Bit(s)    Description    (Table 01230)
  8606.  15    WSC Protocol Enable
  8607.  14    Row Select/Extra Copy select (read-only)
  8608.     =1 pins on PMC configured as two additional row selects (6/7)
  8609.     =0 extra copy of two lowest memory address bits enabled
  8610.  13-10    reserved
  8611.  9-8    host frequence select
  8612.     00 reserved
  8613.     01 60 MHz
  8614.     10 66 MHz
  8615.     11 reserved
  8616.  7    reserved
  8617.  6    ECC/Parity TEST enable
  8618.  5-4    DRAM Data Integrity Mode
  8619.     00 no parity/ECC
  8620.     01 parity generated and checked
  8621.     10 ECC generated and checked, correction disabled
  8622.     10 ECC generated and checked, correction enabled
  8623.  3    reserved
  8624.  2    In-Order Queue size (0=one, 1=four)
  8625.  1-0    reserved
  8626. SeeAlso: #01229,#01231
  8627.  
  8628. Bitfields for Intel 82441FX DBX buffer control register:
  8629. Bit(s)    Description    (Table 01231)
  8630.  7    enable delayed transactions
  8631.  6    enable CPU-to-PCI IDE posting
  8632.  5    enable USWC Write Post during I/O Bridge access
  8633.  4    disable PCI Delayed Transaction timer
  8634.  3    enable CPU-to-PCI Write Post
  8635.  2    enable PCI-to-DRAM pipeline
  8636.  1    enable PCI Burst Write Combining
  8637.  0    enable Read-Around-Write
  8638. SeeAlso: #01229,#01230
  8639.  
  8640. Bitfields for Intel 82441FX auxiliary control register:
  8641. Bit(s)    Description    (Table 01232)
  8642.  7    enable RAS precharge
  8643.  6-2    reserved
  8644.  1    Lower Memory Address Buffer Set A
  8645.     =0 8mA
  8646.     =1 12mA
  8647.  0    reserved
  8648. SeeAlso: #01229
  8649.  
  8650. Bitfields for Intel 82441FX DRAM Row Type register:
  8651. Bit(s)    Description    (Table 01233)
  8652.  15-14    row 7 DRAM type
  8653.  13-12    row 6 DRAM type
  8654.  11-10    row 5 DRAM type
  8655.  9-8    row 4 DRAM type
  8656.  7-6    row 3 DRAM type
  8657.  5-4    row 2 DRAM type
  8658.  3-2    row 1 DRAM type
  8659.  1-0    row 0 DRAM type
  8660.     00 fast page-mode DRAM
  8661.     01 EDO DRAM
  8662.     10 BEDO DRAM
  8663.     11 empty row
  8664. SeeAlso: #01229,#01234
  8665.  
  8666. Bitfields for Intel 82441FX DRAM Control register:
  8667. Bit(s)    Description    (Table 01234)
  8668.  7    reserved
  8669.  6    enable DRAM Refresh Queue
  8670.  5    enable DRAM EDO Auto-Detect Mode
  8671.  4    DRAM Refresh Type
  8672.     =0 CAS before RAS
  8673.     =1 RAS only
  8674.  3    reserved
  8675.  2-0    DRAM refresh rate
  8676.     000 disabled
  8677.     001 normal (as set by PMCCFG register)
  8678.     01x reserved
  8679.     1xx reserved
  8680.     111 fast refresh (every 32 host clocks)
  8681. SeeAlso: #01229,#01233,#01235
  8682.  
  8683. Bitfields for Intel 82441FX DRAM Timing register:
  8684. Bit(s)    Description    (Table 01235)
  8685.  7    reserved
  8686.  6    enable WCBR Mode
  8687.  5-4    DRAM Read Burst Timing
  8688.         BEDO    EDO    FPM
  8689.     00    x333    x444    x444
  8690.     01    x222    x333    x444
  8691.     10    x222    x222    x333
  8692.     11    res.    res.    res.
  8693.  3-2    DRAM Write Burst Timing
  8694.         (B)EDO    FPM
  8695.     00    x444    x444
  8696.     01    x333    x444
  8697.     10    x333    x333
  8698.     11    x222    x333
  8699.  1    RAS-to-CAS delay
  8700.     =1 one clock
  8701.     =0 zero clocks
  8702.  0    insert one MA Wait State
  8703. SeeAlso: #01229,#01234
  8704.  
  8705. Bitfields for Intel 82441FX CPU Latency Timer register:
  8706. Bit(s)    Description    (Table 01236)
  8707.  7-5    reserved
  8708.  4-0    snoop stall count value
  8709. SeeAlso: #01229
  8710.  
  8711. Bitfields for Intel 82441FX Error Command register:
  8712. Bit(s)    Description    (Table 01237)
  8713.  7-5    reserved
  8714.  4    enable SERR# on receiving Target Abort
  8715.  3    enable SERR# on PCI Parity Error (PERR#)
  8716.  2    reserved
  8717.  1    enable SERR# on receiving multiple-bit ECC/Parity error
  8718.  0    enable SERR# on receiving single-bit ECC error
  8719. SeeAlso: #01229,#01238
  8720.  
  8721. Bitfields for Intel 82441FX Error Status register:
  8722. Bit(s)    Description    (Table 01238)
  8723.  7-5    DRAM row causing first multi-bit error (read-only)
  8724.  4    multiple-bit uncorrectable error detected
  8725.     write 1 to this bit to clear it
  8726.  3-1    DRAM row causing first single-bit error (read-only)
  8727.  0    single-bit correctable ECC error detected
  8728.     write 1 to this bit to clear it
  8729. SeeAlso: #01229,#01237
  8730.  
  8731. Bitfields for Intel 82441FX,82443EX/LX Turbo Reset Control register:
  8732. Bit(s)    Description    (Table 01239)
  8733.  7-4    reserved
  8734.  3    enable BIST on hard reset
  8735.  2    reset CPU
  8736.  1    reset mode (0 = soft reset, 1 = hard reset)
  8737.  0    deturbo mode (82441FX)
  8738.     reserved (82443EX/LX)
  8739. Note:    BIST should not be enabled during a soft reset
  8740. SeeAlso: #01229,#01129,PORT 0CF9h
  8741.  
  8742. Format of PCI Configuration data for Intel 82454KX/GX:
  8743. Offset    Size    Description    (Table 01240)
  8744.  00h 64 BYTEs    header (see #00878)
  8745.         (vendor ID 8086h, device ID 84C4h)
  8746. !!!intel\29052301.pdf pg. 40
  8747.  40h    DWORD    top of system memory
  8748.  44h  4 BYTEs    reserved
  8749.  48h    BYTE    PCI decode mode
  8750.  49h    BYTE    bridge device number
  8751.  4Ah    BYTE    PCI bus number
  8752.  4Bh    BYTE    PCI subordinate bus number
  8753.  4Ch    BYTE    PB configuration
  8754.  4Dh  4 BYTEs    reserved
  8755.  51h    BYTE    deturbo counter control
  8756.  52h    BYTE    reserved
  8757.  53h    BYTE    CPU read/write control
  8758.  54h    WORD    PCI read/write control
  8759.  56h    BYTE    reserved
  8760.  57h    BYTE    SMM Enable
  8761.  58h    BYTE    video buffer area enable
  8762.  59h  7 BYTEs    Programmable Attribute Map registers 0-6 (see #01118)
  8763.  60h 16 BYTEs    reserved
  8764.  70h    BYTE    Error Command
  8765.  71h    BYTE    Error Status
  8766.  72h  6 BYTEs    reserved
  8767.  78h    WORD    memory gap range
  8768.  7Ah    WORD    memory gap upper address
  8769.  7Ch    DWORD    PCI frame buffer
  8770.  80h  8 BYTEs    reserved
  8771.  88h    DWORD    high memory gap start address
  8772.  8Ch    DWORD    high memory gap end address
  8773.  90h  8 BYTEs    reserved
  8774.  98h    DWORD    (GX only) I/O Space Range #1
  8775.  9Ch    BYTE    PCI reset
  8776.  9Dh  3 BYTEs    reserved
  8777.  A0h    DWORD    (GX only) I/O Space Range #2
  8778.  A4h    DWORD    I/O APIC range
  8779.  A8h  8 BYTEs    reserved
  8780.  B0h    WORD    configuration values driven on reset
  8781.  B2h  2 BYTEs    reserved
  8782.  B4h    WORD    captured system configuration values (read-only)
  8783.  B6h  2 BYTEs    reserved
  8784.  B8h    DWORD    SMM range
  8785.  BCh    BYTE    high BIOS register
  8786.  BDh  3 BYTEs    reserved
  8787.  C0h    DWORD    PB Extended Error Reporting Command
  8788.  C4h    DWORD    PB Extended Error Reporting Status
  8789.  C8h    DWORD    PB Retry Timers
  8790.  CCh 52 BYTEs    reserved
  8791. SeeAlso: #00878
  8792. --------X-1AB10ASF9004-----------------------
  8793. INT 1A - PCI BIOS v2.0c+ - READ CONFIGURATION DWORD (Adaptec devices)
  8794.     AX = B10Ah subfn 9004h
  8795.     BH = bus number
  8796.     BL = device/function number (bits 7-3 device, bits 2-0 function)
  8797.     DI = register number (0000h-00FFh) (see #01241)
  8798. Return: CF clear if successful
  8799.         ECX = dword read
  8800.     CF set on error
  8801.     AH = status (00h,87h) (see #00729)
  8802.     EAX, EBX, ECX, and EDX may be modified
  8803.     all other flags (except IF) may be modified
  8804. Notes:    this function may require up to 1024 byte of stack; it will not enable
  8805.       interrupts if they were disabled before making the call
  8806.     the meanings of BL and BH on entry were exchanged between the initial
  8807.       drafts of the specification and final implementation
  8808. SeeAlso: AX=B10Ah,AX=B10Ah/SF=8086h
  8809.  
  8810. Format of PCI Configuration Data for AIC-78xx PCI SCSI controllers:
  8811. Offset    Size    Description    (Table 01241)
  8812.  00h 64 BYTEs    header (see #00878)
  8813.         (vendor ID 9004h) (see #00875 for device ID)
  8814.  40h    WORD    device configuration register (DEVCONFIG) (see #01242)
  8815. SeeAlso: #00734,PORT xxxxh"Adaptec AIC-78xx"
  8816.  
  8817. Bitfields for AIC-78xx device configuration register (DEVCONFIG):
  8818. Bit(s)    Description    (Table 01242)
  8819.  15-11    reserved
  8820.  10    (AIC-787x+) multi-port mode (MPORTMODE)
  8821.  9    (AIC-787x+) external SRAM present? (RAMPSM)
  8822.  8    "VOLSENSE"
  8823.  7    SCB RAM select (SCBRAMSEL)
  8824.  6    "MRDCEN"
  8825.  5    (AIC-787x+) external SCB SRAM access time  (EXTSCBTIME)
  8826.  4    (AIC-787x+) external SCB SRAM parity enable (EXTSCBPEN)
  8827.  3    "BERREN"
  8828.  2    "DACEN"
  8829.  1    SCSI terminator power level (STPWLEVEL)
  8830.  0    (AIC-787x+) differential active negation enable (DIFACTNEGEN)
  8831. Note:    clearing bit 7 allows access to the external SCB SRAM
  8832. SeeAlso: #01241
  8833. --------X-1AB10B-----------------------------
  8834. INT 1A - PCI BIOS v2.0c+ - WRITE CONFIGURATION BYTE
  8835.     AX = B10Bh
  8836.     BH = bus number
  8837.     BL = device/function number (bits 7-3 device, bits 2-0 function)
  8838.     DI = register number (0000h-00FFh)
  8839.     CL = byte to write
  8840. Return: CF clear if successful
  8841.     CF set on error
  8842.     AH = status (00h,87h) (see #00729)
  8843.     EAX, EBX, ECX, and EDX may be modified
  8844.     all other flags (except IF) may be modified
  8845. Notes:    this function may require up to 1024 byte of stack; it will not enable
  8846.       interrupts if they were disabled before making the call
  8847.     the meanings of BL and BH on entry were exchanged between the initial
  8848.       drafts of the specification and final implementation
  8849. SeeAlso: AX=B108h,AX=B10Ch,AX=B10Dh,AX=B18Bh,INT 2F/AX=1684h/BX=304Ch
  8850. --------X-1AB10C-----------------------------
  8851. INT 1A - PCI BIOS v2.0c+ - WRITE CONFIGURATION WORD
  8852.     AX = B10Ch
  8853.     BH = bus number
  8854.     BL = device/function number (bits 7-3 device, bits 2-0 function)
  8855.     DI = register number (multiple of 2 less than 0100h)
  8856.     CX = word to write
  8857. Return: CF clear if successful
  8858.     CF set on error
  8859.     AH = status (00h,87h) (see #00729)
  8860.     EAX, EBX, ECX, and EDX may be modified
  8861.     all other flags (except IF) may be modified
  8862. Notes:    this function may require up to 1024 byte of stack; it will not enable
  8863.       interrupts if they were disabled before making the call
  8864.     the meanings of BL and BH on entry were exchanged between the initial
  8865.       drafts of the specification and final implementation
  8866. SeeAlso: AX=B109h,AX=B10Bh,AX=B10Dh,AX=B18Ch,INT 2F/AX=1684h/BX=304Ch
  8867. --------X-1AB10D-----------------------------
  8868. INT 1A - PCI BIOS v2.0c+ - WRITE CONFIGURATION DWORD
  8869.     AX = B10Dh
  8870.     BH = bus number
  8871.     BL = device/function number (bits 7-3 device, bits 2-0 function)
  8872.     DI = register number (multiple of 4 less than 0100h)
  8873.     ECX = dword to write
  8874. Return: CF clear if successful
  8875.     CF set on error
  8876.     AH = status (00h,87h) (see #00729)
  8877.     EAX, EBX, ECX, and EDX may be modified
  8878.     all other flags (except IF) may be modified
  8879. Notes:    this function may require up to 1024 byte of stack; it will not enable
  8880.       interrupts if they were disabled before making the call
  8881.     the meanings of BL and BH on entry were exchanged between the initial
  8882.       drafts of the specification and final implementation
  8883. SeeAlso: AX=B10Ah,AX=B10Bh,AX=B10Ch,AX=B18Dh,INT 2F/AX=1684h/BX=304Ch
  8884. --------X-1AB10EBX0000-----------------------
  8885. INT 1A - PCI BIOS v2.1+ - GET IRQ ROUTING INFORMATION
  8886.     AX = B10Eh
  8887.     BX = 0000h
  8888.     DS = segment/selector for PCI BIOS data
  8889.         (real mode: F000h; 16-bit PM: physical 000F0000h; 32-bit PM: as
  8890.         specified by BIOS32 services directory)
  8891.     ES:(E)DI -> IRQ routing table header (see #01259 at AX=B406h)
  8892. Return: CF clear if successful
  8893.         AH = 00h
  8894.         BX = bit map of IRQ channels permanently dedicated to PCI
  8895.         WORD ES:[DI] = size of returned data
  8896.     CF set on error
  8897.         AH = error code (59h) (see #01243)
  8898.         WORD ES:[DI] = required size of buffer
  8899. SeeAlso: AX=B10Fh,AX=B406h,INT 2F/AX=1684h/BX=304Ch
  8900. --------X-1AB10F-----------------------------
  8901. INT 1A - PCI BIOS v2.1+ - SET PCI IRQ
  8902.     AX = B10Fh
  8903.     BH = bus number
  8904.     BL = device/function number (bits 7-3 device, bits 2-0 function)
  8905.     CH = number of IRQ to connect
  8906.     CL = number of interrupt pin (0Ah=INTA# to 0Dh=INTD#) to reprogram
  8907.     DS = segment/selector for PCI BIOS data
  8908.         (real mode: F000h; 16-bit PM: physical 000F0000h; 32-bit PM: as
  8909.         specified by BIOS32 services directory)
  8910. Return: CF clear if successful
  8911.         AH = 00h
  8912.     CF set on error
  8913.         AH = error code (59h) (see #01243)
  8914. Note:    assumes that the calling application has determined the IRQ routing
  8915.       topology (see AX=B10Eh), has ensured that the selected IRQ will not
  8916.       cause a conflict, and will update the interrupt line configuration
  8917.       register on all devices which currently use the IRQ line
  8918. SeeAlso: AX=B10Eh
  8919. --------X-1AB181-----------------------------
  8920. INT 1A - PCI BIOS v2.0c+ - INSTALLATION CHECK (32-bit)
  8921.     AX = B181h
  8922. Return: as for AX=B101h
  8923. SeeAlso: AX=B101h
  8924. --------X-1AB182-----------------------------
  8925. INT 1A - PCI BIOS v2.0c+ - FIND PCI DEVICE (32-bit)
  8926.     AX = B182h
  8927.     CX = device ID (see #00735,#00742,#00743,#00873,#00875)
  8928.     DX = vendor ID (see #00732 at AX=B102h)
  8929.     SI = device index (0-n)
  8930. Return: as for AX=B102h
  8931. SeeAlso: AX=B102h
  8932. --------X-1AB183-----------------------------
  8933. INT 1A - PCI BIOS v2.0c+ - FIND PCI CLASS CODE (32-bit)
  8934.     AX = B183h
  8935.     ECX = class code (bits 23-0)
  8936.     SI = device index (0-n)
  8937. Return: as for AX=B103h
  8938. SeeAlso: AX=B103h
  8939. --------X-1AB186-----------------------------
  8940. INT 1A - PCI BIOS v2.0c+ - PCI BUS-SPECIFIC OPERATIONS (32-bit)
  8941.     AX = B186h
  8942.     BH = bus number
  8943.     EDX = Special Cycle data
  8944. Return: as for AX=B106h
  8945. Note:    the meanings of BL and BH on return were exchanged between the initial
  8946.       drafts of the specification and final implementation
  8947. SeeAlso: AX=B106h
  8948. --------X-1AB188-----------------------------
  8949. INT 1A - PCI BIOS v2.0c+ - READ CONFIGURATION BYTE (32-bit)
  8950.     AX = B188h
  8951.     BH = bus number
  8952.     BL = device/function number (bits 7-3 device, bits 2-0 function)
  8953.     DI = register number (0000h-00FFh)
  8954. Return: as for AX=B108h
  8955. Note:    the meanings of BL and BH on return were exchanged between the initial
  8956.       drafts of the specification and final implementation
  8957. SeeAlso: AX=B108h,AX=B189h,AX=B18Ah
  8958. --------X-1AB189-----------------------------
  8959. INT 1A - PCI BIOS v2.0c+ - READ CONFIGURATION WORD (32-bit)
  8960.     AX = B189h
  8961.     BH = bus number
  8962.     BL = device/function number (bits 7-3 device, bits 2-0 function)
  8963.     DI = register number (0000h-00FFh)
  8964. Return: as for AX=B109h
  8965. Note:    the meanings of BL and BH on return were exchanged between the initial
  8966.       drafts of the specification and final implementation
  8967. SeeAlso: AX=B109h,AX=B188h,AX=B18Ah
  8968. --------X-1AB18A-----------------------------
  8969. INT 1A - PCI BIOS v2.0c+ - READ CONFIGURATION DWORD (32-bit)
  8970.     AX = B18Ah
  8971.     BH = bus number
  8972.     BL = device/function number (bits 7-3 device, bits 2-0 function)
  8973.     DI = register number (0000h-00FFh)
  8974. Return: as for AX=B10Ah
  8975. Note:    the meanings of BL and BH on return were exchanged between the initial
  8976.       drafts of the specification and final implementation
  8977. SeeAlso: AX=B10Ah,AX=B188h,AX=B189h
  8978. --------X-1AB18B-----------------------------
  8979. INT 1A - PCI BIOS v2.0c+ - WRITE CONFIGURATION BYTE (32-bit)
  8980.     AX = B18Bh
  8981.     BH = bus number
  8982.     BL = device/function number (bits 7-3 device, bits 2-0 function)
  8983.     DI = register number (0000h-00FFh)
  8984.     CL = byte to write
  8985. Return: as for AX=B10Bh
  8986. Note:    the meanings of BL and BH on return were exchanged between the initial
  8987.       drafts of the specification and final implementation
  8988. SeeAlso: AX=B10Bh,AX=B18Ch,AX=B18Dh
  8989. --------X-1AB18C-----------------------------
  8990. INT 1A - PCI BIOS v2.0c+ - WRITE CONFIGURATION WORD (32-bit)
  8991.     AX = B18Ch
  8992.     BH = bus number
  8993.     BL = device/function number (bits 7-3 device, bits 2-0 function)
  8994.     DI = register number (multiple of 2 less than 0100h)
  8995.     CX = word to write
  8996. Return: as for AX=B10Ch
  8997. Note:    the meanings of BL and BH on return were exchanged between the initial
  8998.       drafts of the specification and final implementation
  8999. SeeAlso: AX=B10Ch,AX=B18Bh,AX=B18Dh
  9000. --------X-1AB18D-----------------------------
  9001. INT 1A - PCI BIOS v2.0c+ - WRITE CONFIGURATION DWORD (32-bit)
  9002.     AX = B18Dh
  9003.     BH = bus number
  9004.     BL = device/function number (bits 7-3 device, bits 2-0 function)
  9005.     DI = register number (multiple of 4 less than 0100h)
  9006.     ECX = dword to write
  9007. Return: as for AX=B10Dh
  9008. Note:    the meanings of BL and BH on return were exchanged between the initial
  9009.       drafts of the specification and final implementation
  9010. SeeAlso: AX=B10Dh,AX=B18Bh,AX=B18Ch
  9011. --------X-1AB18EBX0000-----------------------
  9012. INT 1A - PCI BIOS v2.1+ - GET IRQ ROUTING INFORMATION (32-bit)
  9013.     AX = B18Eh
  9014.     BX = 0000h
  9015.     DS = segment/selector for PCI BIOS data
  9016.         (real mode: F000h; 16-bit PM: physical 000F0000h; 32-bit PM: as
  9017.         specified by BIOS32 services directory)
  9018.     ES:(E)DI -> IRQ routing table header (see #01259 at AX=B406h)
  9019. Return: CF clear if successful
  9020.         AH = 00h
  9021.         BX = bit map of IRQ channels permanently dedicated to PCI
  9022.         WORD ES:[DI] = size of returned data
  9023.     CF set on error
  9024.         AH = error code (59h) (see #01243)
  9025.         WORD ES:[DI] = required size of buffer
  9026. SeeAlso: AX=B10Fh,AX=B406h,INT 2F/AX=1684h/BX=304Ch
  9027. --------X-1AB18F-----------------------------
  9028. INT 1A - PCI BIOS v2.1+ - SET PCI IRQ (32-bit)
  9029.     AX = B18Fh
  9030.     BH = bus number
  9031.     BL = device/function number (bits 7-3 device, bits 2-0 function)
  9032.     CH = number of IRQ to connect
  9033.     CL = number of interrupt pin (0Ah=INTA# to 0Dh=INTD#) to reprogram
  9034.     DS = segment/selector for PCI BIOS data
  9035.         (real mode: F000h; 16-bit PM: physical 000F0000h; 32-bit PM: as
  9036.         specified by BIOS32 services directory)
  9037. Return: CF clear if successful
  9038.         AH = 00h
  9039.     CF set on error
  9040.         AH = error code (59h) (see #01243)
  9041. Note:    assumes that the calling application has determined the IRQ routing
  9042.       topology (see AX=B10Eh), has ensured that the selected IRQ will not
  9043.       cause a conflict, and will update the interrupt line configuration
  9044.       register on all devices which currently use the IRQ line
  9045. SeeAlso: AX=B10Eh
  9046. --------X-1AB2-------------------------------
  9047. INT 1A - Reserved For PCI
  9048.     AH = B2h
  9049. --------X-1AB3-------------------------------
  9050. INT 1A - Reserved For PCI
  9051.     AH = B3h
  9052. --------X-1AB400-----------------------------
  9053. INT 1A - Intel Plug-and-Play AUTO-CONFIGURATION - INSTALLATION CHECK
  9054.     AX = B400h
  9055. Return: CF clear if installed
  9056.     AX = 0000h if installed
  9057.         BH = ACFG major version (02h)
  9058.         BL = ACFG minor version (08h)
  9059.         CX = ??? (0002h)
  9060.         EDX = 47464341h ('GFCA', which is byte-swapped 'ACFG')
  9061.         SI = ??? (001Fh)
  9062. SeeAlso: AX=B401h,AX=B402h,AX=B403h,AX=B404h,AX=B405h,AX=B406h,AX=B407h
  9063. SeeAlso: @xxxxh:xxxxh"Plug-and-Play"
  9064.  
  9065. (Table 01243)
  9066. Values for Intel Plug-and-Play AUTO-CONFIGURATION error codes:
  9067.  0000h    successful
  9068.  0001h    specified action could not be completed
  9069.  0051h    ???
  9070.  0055h    unable to read/write configuration table from/to nonvolatile storage
  9071.  0056h    not a valid configuration table or wrong table version
  9072.  0059h    buffer too small
  9073.  0081h    unsupported function
  9074.  FFFFh    ???
  9075. SeeAlso: #F0081
  9076. --------X-1AB401-----------------------------
  9077. INT 1A - Intel Plug-and-Play AUTO-CONFIGURATION - GET DEFAULT CONFIG TABLE
  9078.     AX = B401h
  9079. Return: CF clear if successful
  9080.         AX = 0000h
  9081.         BX = maximum size of configuration table in bytes
  9082.         CX = required configuration buffer size
  9083.         (includes scratch space used by ACFG code)
  9084.         EDI = linear/physical address of ESCD table (see #01244)
  9085.     CF set on error
  9086.         AX = error code (see #01243)
  9087. SeeAlso: AX=B400h,AX=B402h,@xxxxh:xxxxh"Plug-and-Play"
  9088.  
  9089. Format of Intel Plug-and-Play Extended System Configuration Data table:
  9090. Offset    Size    Description    (Table 01244)
  9091.  00h    WORD    total length of this table
  9092.  02h  4 BYTEs    signature "ACFG"
  9093.  06h    BYTE    minor version number
  9094.  07h    BYTE    major version number (currently 02h)
  9095.  08h    BYTE    number of boards listed in the configuration data
  9096.  09h  3 BYTEs    reserved (00h)
  9097.  0Ch    var    board data
  9098.     WORD    checksum
  9099. Notes:    this table contains information about the standard devices in the
  9100.       system, such as serial ports, parallel ports, etc.  For each device,
  9101.       it includes at least the I/O port address (03F8h,02F8h,0378h,etc).
  9102.     the sum of all words in the table, including the checksum field (with
  9103.       implied zero padding if the length is odd), must equal 0000h
  9104. SeeAlso: #01245
  9105.  
  9106. Format of Extended System Configuration Data Board Header:
  9107. Offset    Size    Description    (Table 01245)
  9108.  00h    WORD    length of this header in bytes
  9109.  02h    BYTE    slot number
  9110.         00h motherboard
  9111.         01h-0Fh ISA/EISA
  9112.         10h-40h    PCI
  9113.  03h    BYTE    reserved (00h)
  9114. SeeAlso: #01244,#01246
  9115.  
  9116. Format of Extended System Configuration Data Freeform Board Header:
  9117. Offset    Size    Description    (Table 01246)
  9118.  00h  4 BYTEs    signature "ACFG"
  9119.  04h    BYTE    minor version number
  9120.  05h    BYTE    major version number (currently 02h)
  9121.  06h    BYTE    board type
  9122.         01h ISA
  9123.         02h EISA
  9124.         04h PCI
  9125.         08h PCMCIA
  9126.         10h PnPISA
  9127.         20h MCA
  9128.  07h    BYTE    reserved (00h)
  9129.  08h    WORD    disabled functions (bit N set = function N disabled)
  9130.  0Ah    WORD    configuration error functions
  9131.  0Ch    WORD    reconfigurable functions (bit N set = function N reconfig'able)
  9132.  0Eh  2 BYTEs    reserved (00h)
  9133. SeeAlso: #01249,#01250
  9134.  
  9135. Format of Extended System Configuration Data Freeform PCI Device Data:
  9136. Offset    Size    Description    (Table 01247)
  9137.  00h    BYTE    PCI bus number
  9138.  01h    BYTE    PCI device and function number
  9139.  02h    WORD    PCI device identifier
  9140.  04h    WORD    PCI vendor ID (see #00732 at INT 1A/AX=B102h)
  9141.  06h  2 BYTEs    reserved (00h)
  9142. SeeAlso: #01247,#01250
  9143.  
  9144. Format of Extended System Configuration Data Freeform PnP ISA Board ID:
  9145. Offset    Size    Description    (Table 01248)
  9146.  00h    DWORD    vendor ID (EISA device identifier)
  9147.  04h    DWORD    serial number
  9148. SeeAlso: #01248,#01249
  9149.  
  9150. Format of Extended System Configuration Data PnP ISA ECD Extension Function:
  9151. Offset    Size    Description    (Table 01249)
  9152.  00h    WORD    001Eh (length of this structure)
  9153.  02h    BYTE    01h (selection size)
  9154.  03h    BYTE    00h (selection data)
  9155.  04h    BYTE    C0h (function information byte) (see #01252)
  9156.  05h    BYTE    18h (size of following free-format data)
  9157.  06h 16 BYTEs    freeform board header (see #01246)
  9158.  16h  8 BYTEs    Plug-and-Play board ID (see #01248)
  9159. Note:    ECD = Extended Configuration Data; this structure must be the last
  9160.       "function" for a particular ISA Plug-and-Play board
  9161. SeeAlso: #01250
  9162.  
  9163. Format of Extended System Configuration Data PCI ECD Extension Function:
  9164. Offset    Size    Description    (Table 01250)
  9165.  00h    WORD    length of this structure (at least 001Eh, up to 0056h)
  9166.  02h    BYTE    01h (selection size)
  9167.  03h    BYTE    00h (selection data)
  9168.  04h    BYTE    C0h (function information byte) (see #01252)
  9169.  05h    BYTE    size of following free-format data (at least 18h, max 50h)
  9170.  06h 16 BYTEs    freeform board header (see #01246)
  9171.  16h 8N BYTEs    PCI board ID (see #01247) for one to eight boards
  9172. Notes:    ECD = Extended Configuration Data; this structure must be the last
  9173.       "function" for a particular PCI board
  9174.     AMI BIOS v1.00.05.AX1 sets the length field to 001Ch for entries with
  9175.       a single board ID, apparently treating the field as the length of
  9176.       the remainder of the structure instead of the full structure's length
  9177. SeeAlso: #01249
  9178.  
  9179. Bitfields for EISA ID and Slot Information:
  9180. Bit(s)    Description    (Table 01251)
  9181.  3-0    selector among duplicate configuration file names (0000 if no dups)
  9182.  5-4    slot type
  9183.     00 expansion slot
  9184.     01 embedded
  9185.     10 virtual slot
  9186.     11 reserved
  9187.  6    ID is readable
  9188.  7    duplicate IDs present
  9189.  8    board can be disabled
  9190.  9    IOCHKERR supported
  9191.  10    board or entries locked
  9192.  13-11    reserved
  9193.  14    board does not have or need configuration file
  9194.  15    configuration not complete
  9195. SeeAlso: #01252
  9196.  
  9197. Bitfields for EISA Function Information:
  9198. Bit(s)    Description    (Table 01252)
  9199.  0    subtype data
  9200.  1    memory information (see #01253)
  9201.  2    IRQ information (see #01255)
  9202.  3    DMA information (see #01256)
  9203.  4    port range information (see #01257)
  9204.  5    port initialization data (see #01258)
  9205.  6    free form data
  9206.  7    function disabled
  9207. SeeAlso: #01249,#01250,#01251
  9208.  
  9209. Format of EISA Memory Information:
  9210. Offset    Size    Description    (Table 01253)
  9211.  00h    WORD    memory information flags (see #01254)
  9212.  02h  3 BYTEs    high 24 bits of memory start address (LSB first)
  9213.  05h    WORD    memory size in K (0000h = 65536K)
  9214. SeeAlso: #01252
  9215.  
  9216. Bitfields for EISA Memory Information Flags:
  9217. Bit(s)    Description    (Table 01254)
  9218.  0    writable (RAM rather than ROM)
  9219.  1    cached
  9220.  2    write-back cache rather than write-through
  9221.  4-3    memory type
  9222.     00 system
  9223.     01 expantion
  9224.     10 virtual
  9225.     11 other
  9226.  5    shared
  9227.  6    reserved (0)
  9228.  7    more entries follow
  9229.  9-8    memory width
  9230.     00 byte
  9231.     01 word
  9232.     10 dword
  9233.     11 reserved
  9234.  11-10    decoded address lines
  9235.     00 = 20
  9236.     01 = 24
  9237.     10 = 32
  9238.     11 reserved
  9239.  15-12    reserved (0)
  9240. SeeAlso: #01253
  9241.  
  9242. Bitfields for EISA IRQ Information:
  9243. Bit(s)    Description    (Table 01255)
  9244.  3-0    IRQ number
  9245.  4    reserved (0)
  9246.  5    IRQ triggering (0 = edge, 1 = level)
  9247.  6    IRQ is shareable
  9248.  7    more entries follow
  9249.  15-8    reserved (0)
  9250. SeeAlso: #01252
  9251.  
  9252. Bitfields for EISA DMA Information:
  9253. Bit(s)    Description    (Table 01256)
  9254.  2-0    DMA channel number
  9255.  5-3    reserved (0)
  9256.  6    shareable
  9257.  7    more entries follow
  9258.  9-8    reserved
  9259.  11-10    DMA transfer size
  9260.     00 byte
  9261.     01 word
  9262.     10 dword
  9263.     11 word, but count in bytes
  9264.  13-12    DMA timing
  9265.     00 ISA-compatible
  9266.     01 EISA type "A"
  9267.     10 EISA type "B"
  9268.     11 EISA type "C"/"F" (burst)
  9269.  15-14    reserved (0)
  9270. SeeAlso: #01252
  9271.  
  9272. Format of EISA Port Range Information:
  9273. Offset    Size    Description    (Table 01257)
  9274.  00h    BYTE    port description
  9275.         bits 4-0: number of sequential ports
  9276.         bit 5 reserved (0)
  9277.         bit 6: shareable
  9278.         bit 7: more entries follow
  9279.  01h    WORD    I/O port address
  9280. SeeAlso: #01252,#01258
  9281.  
  9282. Format of EISA Port Initialization Data:
  9283. Offset    Size    Description    (Table 01258)
  9284.  00h    BYTE    flags
  9285.         bits 1-0: port size
  9286.             00 byte
  9287.             01 word
  9288.             10 dword
  9289.             11 reserved
  9290.         bit 2: masked write
  9291.         bits 6-3 reserved (0)
  9292.         bit 7: more entries follow
  9293.  01h    ???
  9294. SeeAlso: #01252,#01257
  9295. --------X-1AB402-----------------------------
  9296. INT 1A - Intel Plug-and-Play AUTO-CONFIGURATION - COPY AND VERIFY CONFIG TABLE
  9297.     AX = B402h
  9298.     DS:SI -> configuration table (see #01244)
  9299.     ES:DI -> buffer for copy of configuration table
  9300. Return: CF clear if successful
  9301.         AX = 0000h
  9302.     CF set on error
  9303.         AX = error code (0055h,0056h) (see #01243)
  9304. Note:    the buffer pointed at by ES:DI must be at least as large as the
  9305.       maximum configuration table size reported by AX=B401h
  9306. SeeAlso: AX=B400h,AX=B401h,AX=B403h
  9307. --------X-1AB403-----------------------------
  9308. INT 1A - Intel Plug-and-Play AUTO-CONFIGURATION - STORE ESCD TABLE IN NVRAM
  9309.     AX = B403h
  9310.     DS:SI -> configuration table (see #01244)
  9311. Return: CF clear if successful
  9312.         AX = 0000h
  9313.     CF set on error
  9314.         AX = error code (0055h) (see #01243)
  9315. Note:    sets the configuration table's checksum field, then copies the table
  9316.       into nonvolatile storage (i.e. FlashROM)
  9317. SeeAlso: AX=B400h,AX=B402h
  9318. --------X-1AB404-----------------------------
  9319. INT 1A - Intel Plug-and-Play AUTO-CONFIGURATION - GET AVAILABLE IRQs???
  9320.     AX = B404h
  9321.     BX = bitmap of IRQs being used???
  9322. Return: CF clear if successful
  9323.         AX = 0000h
  9324.         BX = available for ISA??? (not(BXin) & A127h)
  9325.         CX = available for on-board I/O??? (not(BXin) & 40D8h)
  9326.         DX = available for PCI??? (either not(BXin) & 0E00h or 0000h)
  9327.     CF set on error
  9328.         AX = error code (0051h) (see #01243)
  9329. Note:    the various vector types have also been called "shareable",
  9330.       "unshareable", and "avoidable"
  9331. SeeAlso: AX=B400h,INT 2F/AX=1684h/BX=304Ch
  9332. --------X-1AB405-----------------------------
  9333. INT 1A - Intel Plug-and-Play AUTO-CONFIGURATION - GET ???
  9334.     AX = B405h
  9335. Return: AX = ??? (0008h)
  9336. SeeAlso: AX=B400h
  9337. --------X-1AB406-----------------------------
  9338. INT 1A - Intel Plug-and-Play AUTO-CONFIGURATION - GET PCI IRQ ROUTING TABLE
  9339.     AX = B406h
  9340.     ES:DI -> IRQ routing table header (see #01259)
  9341. Return: CF clear if successful
  9342.         AX = 0000h
  9343.         WORD ES:[DI] = size of returned data
  9344.     CF set on error
  9345.         AX = error code (0059h) (see #01243)
  9346.         WORD ES:[DI] = required size of buffer
  9347. SeeAlso: AX=B400h,AX=B404h,AX=B10Eh,INT 2F/AX=1684h/BX=304Ch
  9348.  
  9349. Format of Intel Plug-and-Play AUTO-CONFIGURATION PCI IRQ routing header:
  9350. Offset    Size    Description    (Table 01259)
  9351.  00h    WORD    length of IRQ routing table buffer
  9352.  02h    DWORD    -> IRQ routing table array buffer (see #01260)
  9353.  
  9354. Format of Intel Plug-and-Play ACFG PCI IRQ routing table entry [array]:
  9355. Offset    Size    Description    (Table 01260)
  9356.  00h    BYTE    PCI bus number
  9357.  01h    BYTE    PCI device number (bits 7-3)
  9358.  02h    BYTE    link value for INTA#
  9359.         (if non-zero, wire-ORed together with any other PCI interrupts
  9360.           with same link value)
  9361.  03h    WORD    IRQ connectivity bit map for INTA#
  9362.         (standard AT IRQs to which PCI interrupt can be routed)
  9363.  05h    BYTE    link value for INTB#
  9364.  06h    WORD    IRQ connectivity bit map for INTB#
  9365.  08h    BYTE    link value for INTC#
  9366.  09h    WORD    IRQ connectivity bit map for INTC#
  9367.  0Bh    BYTE    link value for INTD#
  9368.  0Ch    WORD    IRQ connectivity bit map for INTD#
  9369.  0Eh    BYTE    (PCI BIOS v2.1+) device slot number (00h = motherboard)
  9370.  0Fh    BYTE    reserved
  9371. Note:    each item in the routing table corresponds to a motherboard PCI
  9372.       device or PCI slot
  9373. SeeAlso: #01259,#M0091
  9374. --------X-1AB407-----------------------------
  9375. INT 1A - Intel Plug-and-Play AUTO-CONFIGURATION - ???
  9376.     AX = B407h
  9377.     EDX = length of ???
  9378.     EDI = physical address of ???
  9379. Return: CF clear if successful
  9380.         AX = 0000h
  9381.         EDX = ???
  9382.         EDI = ???
  9383.     CF set on error
  9384.         AX = error code (FFFFh) (see #01243)
  9385. Notes:    returns error if EDI < 000C0000h or EDI+EDX > 00100000h
  9386.     seems to force EDI and EDX to align to 16K boundaries
  9387. SeeAlso: AX=B400h
  9388. --------X-1AB4-------------------------------
  9389. INT 1A - Intel Plug-and-Play AUTO-CONFIGURATION - 32-BIT API
  9390.     AH = B4h
  9391.     AL = function (80h-87h)
  9392.     further details not yet available
  9393. Note:    these functions are 32-bit versions of functions 00h-07h
  9394. --------c-1AC0-------------------------------
  9395. INT 1A U - Disk Spool II v2.07+ - ALTERNATE INSTALLATION CHECK
  9396.     AH = C0h
  9397. Return: (see AH=A0h)
  9398. Notes:    this call is identical to AH=A0h
  9399.     this function is also supported by Vertisoft's Emulaser utility ELSPL,
  9400.       as that is a licensed version of Disk Spool II
  9401. SeeAlso: AH=A0h,AH=ABh,AH=D0h
  9402. --------U-1ACCCCBXCCCC-----------------------
  9403. INT 1A U - DATEFIX - INSTALLATION CHECK
  9404.     AX = CCCCh
  9405.     BX = CCCCh
  9406.     CX = 0000h
  9407. Return: CX = CCCCh if installed
  9408.         ES:BX -> original interrupt handler
  9409. Program: DATEFIX is a public-domain TSR to correct the date on AT&T 6300
  9410.       machines, where the realtime clock's calendar wraps after 1991
  9411. SeeAlso: AH=FEh,AH=FFh"AT&T"
  9412. --------c-1AD0-------------------------------
  9413. INT 1A U - Disk Spool II v2.07+ - FUNCTION CALLS
  9414.     AH = D0h
  9415.     AL = function code
  9416.         01h enable spooler and despooler
  9417.         02h enable spooler only
  9418.         03h enable despooler at beginning of file
  9419.         04h disable the despooler
  9420.         05h disable the despooler and spooler
  9421.         06h clear the spool file
  9422.         08h inhibit the popup menu
  9423.         09h enable the popup menu
  9424.         0Ah ??? (called by Disk Spool's INT 21 handler)
  9425.         0Bh disable the spooler
  9426.         0Ch start despooler after last successfully printed document
  9427.         0Dh start despooler at the exact point where it last left off
  9428.         0Eh pop up the menu
  9429.         0Fh ???
  9430.         11h start new spool file??? (called by Disk Spool's INT 21 handler
  9431.             when a program terminates)
  9432.         14h ???
  9433.         15h delete despool file and reset ???
  9434.         16h ??? (writes something to unknown file)
  9435.         17h ??? (writes something to despool file, then reads something
  9436.             else and ???)
  9437.         18h ??? (reads something from despool file, and then ???)
  9438.         19h ??? (creates/truncates spool file)
  9439.         20h clear file pointed to by the despooler
  9440.         21h ??? (writes something to unknown file)
  9441.         22h ??? (writes something to spool file if spooler/despooler using
  9442.             same file)
  9443.         23h ??? (opens/creates unknown file, then ???)
  9444.         30h ???
  9445.         31h ???
  9446.         32h beep
  9447.         33h append CRLF to spool file???
  9448.         34h ???
  9449.         35h ???
  9450.         36h ???
  9451.         37h append CRLF to spool file and start a new spool file???
  9452.         38h ???
  9453.         40h ??? (v4.05)
  9454.         41h ??? (v4.05)
  9455.         51h ??? (called by Disk Spool's INT 21 handler)
  9456.         52h ??? (called by Disk Spool's INT 21 handler)
  9457.         57h ???
  9458.         5Ah ??? (v4.05)
  9459.         5Bh ??? (v4.05)
  9460.         5Ch ??? (v4.05)
  9461. Note:    this function is also supported by Vertisoft's Emulaser utility ELSPL,
  9462.       as that is a licensed version of Disk Spool II
  9463. SeeAlso: AH=A0h,AH=ADh
  9464. --------c-1AE0-------------------------------
  9465. INT 1A - Disk Spool II v4.0x - ENABLE/DISABLE
  9466.     AH = E0h
  9467.     AL = subfunction
  9468.         01h enable spooler
  9469.         02h disable spooler
  9470.         03h enable despooler
  9471.         04h disable despooler
  9472.     CL = printer port (01h COM1, 02h COM2, 05h LPT1, 06h LPT2)
  9473. Return: AH = status
  9474.         00h successful
  9475.         F0h printer port not managed by Disk Spool II
  9476.         FFH failed
  9477. Note:    this function is also supported by Vertisoft's Emulaser utility ELSPL,
  9478.       as that is a licensed version of Disk Spool II
  9479. SeeAlso: AH=A0h,AH=E1h,AX=E301h,AX=E401h
  9480. --------c-1AE1-------------------------------
  9481. INT 1A - Disk Spool II v4.0x - GET STATUS
  9482.     AH = E1h
  9483.     CL = printer port (01h COM1, 02h COM2, 05h LPT1, 06h LPT2)
  9484. Return: AH = status
  9485.         00h successful
  9486.         CL = despooler state (00h disabled, 41h enabled)
  9487.         CH = spooler state (00h disabled, 41h enabled)
  9488.         DL = despooler activity (00h standing by, 41h printing)
  9489.         ES:BX -> ASCIZ name of current spool file (or next if AutoSpool
  9490.             or AutoDespool enabled)
  9491.         ES:SI -> ASCIZ name of current despool file
  9492.         ES:DI -> 3-byte file extension used by Disk Spool II
  9493.         F0h printer port not managed by Disk Spool II
  9494. Note:    this function is also supported by Vertisoft's Emulaser utility ELSPL,
  9495.       as that is a licensed version of Disk Spool II
  9496. SeeAlso: AH=A0h,AH=E0h,AH=E2h
  9497. --------U-1AE11B-----------------------------
  9498. INT 1A - TheGrab v4.60 - ???
  9499.     AX = E11Bh
  9500.     ???
  9501. Return: ??? (may destroy all registers)
  9502. SeeAlso: AX=E11Dh
  9503. --------U-1AE11D-----------------------------
  9504. INT 1A - TheGrab v4.60 - INSTALLATION CHECK
  9505.     AX = E11Dh
  9506. Return: ES:DI -> signature block (see #01261) if installed
  9507.         CX = length of signature block (000Fh)
  9508. Program: TheGrab is a resident ANSI screen grabber bundled with TheDraw
  9509. SeeAlso: AX=E11Bh
  9510.  
  9511. Format of TheGrab signature block:
  9512. Offset    Size    Description    (Table 01261)
  9513.  00h    BYTE    08h
  9514.  01h  8 BYTEs    ASCIZ "THEGRAB"
  9515.  09h  6 BYTEs    ??? (zeros)
  9516. --------c-1AE2-------------------------------
  9517. INT 1A - Disk Spool II v4.0x - GET SPOOL FILES
  9518.     AH = E2h
  9519.     AL = which
  9520.         01h first
  9521.         02h next (can only call after "first")
  9522.     CL = printer port (01h COM1, 02h COM2, 05h LPT1, 06h LPT2)
  9523. Return: AH = status
  9524.         00h successful
  9525.         ES:BX -> ASCIZ filename
  9526.         F0h no (more) spool files
  9527.         FFh failed
  9528. Note:    this function is also supported by Vertisoft's Emulaser utility ELSPL,
  9529.       as that is a licensed version of Disk Spool II
  9530. SeeAlso: AH=E0h,AH=E1h
  9531. --------c-1AE301-----------------------------
  9532. INT 1A - Disk Spool II v4.0x - GET SPOOL FILE STATUS
  9533.     AX = E301h
  9534.     ES:BX -> ASCIZ filename (max 32 chars)
  9535. Return: AH = status
  9536.         00h successful
  9537.         ES:SI -> spool file status record (see #01262)
  9538.         F0h not a spool file
  9539.         FFh failed
  9540. Note:    this function is also supported by Vertisoft's Emulaser utility ELSPL,
  9541.       as that is a licensed version of Disk Spool II
  9542. SeeAlso: AH=E0h,AX=E302h,AX=E401h
  9543.  
  9544. Format of Disk Spool II spool file status record:
  9545. Offset    Size    Description    (Table 01262)
  9546.  00h    BYTE    hour of creation or last update
  9547.  01h    BYTE    minute of creation or last update
  9548.  02h    BYTE    year-1980 of creation or last update
  9549.  03h    BYTE    month of creation or last update
  9550.  04h    BYTE    day of creation or last update
  9551.  05h    BYTE    total number of copies to print
  9552.  06h    BYTE    number of copies already printed
  9553.  07h    BYTE    printer port (01h COM1, 02h COM2, 05h LPT1, 06h LPT2)
  9554.  08h    BYTE    save status (00h delete after printing, 01h save)
  9555.  09h    BYTE    file status
  9556.         01h done printing, but being saved
  9557.         02h on hold
  9558.         03h queued for printing
  9559.         04h being spooled
  9560.         05h being despooled (i.e. printed)
  9561.  0Ah 16 BYTEs    ASCIZ description
  9562.  1Ah  2 WORDs    file size in bytes (high,low)
  9563.  1Eh  2 WORDs    bytes left to print (high,low)
  9564. --------c-1AE302-----------------------------
  9565. INT 1A - Disk Spool II v4.0x - UPDATE SPOOL FILE
  9566.     AX = E302h
  9567.     ES:BX -> ASCIZ filename (max 32 chars)
  9568.     ES:SI -> spool file status record (see #01262)
  9569. Return: AH = status
  9570.         00h successful
  9571.         F0h not a spool file
  9572.         FFh failed
  9573. Note:    this function is also supported by Vertisoft's Emulaser utility ELSPL,
  9574.       as that is a licensed version of Disk Spool II
  9575. SeeAlso: AH=E0h,AX=E301h,AX=E401h
  9576. --------c-1AE401-----------------------------
  9577. INT 1A - Disk Spool II v4.0x - SPOOL EXISTING FILE
  9578.     AX = E401h
  9579.     ES:BX -> ASCIZ filename (max 32 chars)
  9580.     CL = printer port (01h COM1, 02h COM2, 05h LPT1, 06h LPT2)
  9581. Return: AH = status
  9582.         00h successful
  9583.         FFh failed
  9584. Note:    this function is also supported by Vertisoft's Emulaser utility ELSPL,
  9585.       as that is a licensed version of Disk Spool II
  9586. SeeAlso: AH=E1h,AX=E302h,AX=E402h
  9587. --------c-1AE402-----------------------------
  9588. INT 1A U - Disk Spool II v4.0x - SPOOL EXISTING FILE???
  9589.     AX = E402h
  9590.     ES:BX -> ASCIZ filename (max 32 chars)
  9591.     CL = printer port (01h COM1, 02h COM2, 05h LPT1, 06h LPT2)
  9592. Return: AH = status
  9593.         00h successful
  9594.         FFh failed
  9595. Note:    this function is also supported by Vertisoft's Emulaser utility ELSPL,
  9596.       as that is a licensed version of Disk Spool II
  9597. SeeAlso: AH=E1h,AX=E302h,AX=E401h
  9598. --------c-1AE5-------------------------------
  9599. INT 1A U - Emulaser ELSPL.COM - ???
  9600.     AH = E5h
  9601.     ???
  9602. Return: ???
  9603. Program: ELSPL.COM is a licensed version of Disk Spool II which is distributed
  9604.       as part of Vertisoft's Emulaser PostScript emulator
  9605. SeeAlso: AH=A0h,INT 17/AH=03h
  9606. --------c-1AEE-------------------------------
  9607. INT 1A U - Disk Spool II v4.05 - ???
  9608.     AH = EEh
  9609.     AL = printer port???
  9610.     ???
  9611. Return: ???
  9612. Note:    this function is also supported by Vertisoft's Emulaser utility ELSPL,
  9613.       as that is a licensed version of Disk Spool II
  9614. SeeAlso: AH=E1h
  9615. --------U-1AF7-------------------------------
  9616. INT 1A - RighTime v1.1 - TEMPORARILY DISABLE
  9617.     AH = F7h
  9618. Program: RighTime is a TSR by G.T. Becker which continuously adjusts the
  9619.       system time to correct for clock drift
  9620. Note:    any AH value from F0h-F7h or F9h-FEh will perform this function in
  9621.       version 1.1, but F7h is the function called by transient portion
  9622. SeeAlso: AH=F8h,AH=FFh"RighTime"
  9623. --------U-1AF8-------------------------------
  9624. INT 1A - RighTime v1.1 - ENABLE
  9625.     AH = F8h
  9626. Program: RighTime is a TSR by G.T. Becker which continuously adjusts the
  9627.       system time to correct for clock drift
  9628. Note:    RighTime is TeSseRact-compatible (see INT 2F/AX=5453h) and modifies its
  9629.       TeSseRact program identifier based on its current state: "RighTime"
  9630.       when enabled, "RighTim"F7h when disabled.
  9631. SeeAlso: AH=F7h,AH=FFh"RighTime"
  9632. --------b-1AFE-------------------------------
  9633. INT 1A - AT&T 6300 - READ TIME AND DATE
  9634.     AH = FEh
  9635. Return: BX = day count (0 = Jan 1, 1984)
  9636.     CH = hour
  9637.     CL = minute
  9638.     DH = second
  9639.     DL = hundredths
  9640. SeeAlso: AX=CCCCh/BX=CCCCh,AH=FFh"AT&T",INT 21/AH=2Ah,INT 21/AH=2Ch
  9641. --------b-1AFF-------------------------------
  9642. INT 1A - AT&T 6300 - SET TIME AND DATE
  9643.     AH = FFh
  9644.     BX = day count (0 = Jan 1, 1984)
  9645.     CH = hour
  9646.     CL = minute
  9647.     DH = second
  9648.     DL = hundredths
  9649. Return: ???
  9650. SeeAlso: AX=CCCCh/BX=CCCCh,AH=FEh,INT 21/AH=2Bh"DATE",INT 21/AH=2Dh
  9651. --------U-1AFF-------------------------------
  9652. INT 1A - RighTime v1.1 - PERMANENTLY DISABLE
  9653.     AH = FFh
  9654. Program: RighTime is a TSR by G.T. Becker which continuously adjusts the
  9655.       system time to correct for clock drift
  9656. Note:    upon being permanently disabled, RighTime closes the file handle
  9657.       referencing its executable (which is updated with time correction
  9658.       information every two minutes while RighTime is enabled).
  9659. --------s-1AFF00-----------------------------
  9660. INT 1A - SND - INSTALLATION CHECK???
  9661.     AX = FF00h
  9662. Return: AL = version??? (02h)
  9663.     AH = busy flag (00h if not in a SND call, 01h if SND currently active)
  9664. Note:    the SND API is also supported by IC (Internal Commands) v2.0, a
  9665.       shareware TSR by Geoff Friesen which extends COMMAND.COM's internal
  9666.       command set
  9667. SeeAlso: AX=FF01h,AX=FF02h,AX=FF04h,AX=FF05h
  9668. --------s-1AFF01-----------------------------
  9669. INT 1A - SND - PAUSE
  9670.     AX = FF01h
  9671.     DX = number of clock ticks to delay
  9672. Return: AH = status
  9673.         00h successful
  9674.         01h SND busy
  9675. Notes:    if successful, execution returns to the caller after the delay expires;
  9676.       if SND is busy, execution returns immediately
  9677.     the IC v2.0 implementation of this API makes no special allowance for
  9678.       time rollover at midnight, which can cause the delay to be over one
  9679.       hour if this function is called just before the BIOS time count
  9680.       rolls over and the delay extends into the next day
  9681. SeeAlso: AX=FF00h,INT 15/AH=86h,INT 62/AX=0096h,INT 7F/AH=E8h,INT 80/BX=0009h
  9682. SeeAlso: INT E0/CL=BDh
  9683. --------s-1AFF02-----------------------------
  9684. INT 1A - SND - START SOUND
  9685.     AX = FF02h
  9686.     DX = frequency in Hertz (14h-FFFFh)
  9687. Return: AH = status
  9688.         00h successful
  9689.         01h SND busy
  9690. SeeAlso: AX=FF00h,AX=FF01h,AX=FF03h
  9691. --------s-1AFF03-----------------------------
  9692. INT 1A - SND - STOP SOUND
  9693.     AX = FF03h
  9694. Return: AH = status
  9695.         00h successful
  9696.         01h busy
  9697. Note:    turns off any sound currently being emitted by the PC's speaker unless
  9698.       SND is currently busy processing an API call (this includes
  9699.       background music).  Use AX=FF05h to stop the sound even if an API
  9700.       call is in progress.
  9701. SeeAlso: AX=FF00h,AX=FF02h,AX=FF05h
  9702. --------s-1AFF04-----------------------------
  9703. INT 1A - SND - PLAY MUSIC STRING IN BACKGROUND
  9704.     AX = FF04h
  9705.     DS:DX -> ASCIZ music string
  9706. Return: AH = status
  9707.         00h successful (music begins playing in background)
  9708.         01h busy
  9709. Note:    the music string accepted by SND is not the same as that accepted by
  9710.       BASIC and other programs which process music strings
  9711. SeeAlso: AX=FF00h,AX=FF05h,INT 80/BX=0006h
  9712. --------s-1AFF05-----------------------------
  9713. INT 1A - SND - UNCONDITIONALLY STOP SOUND
  9714.     AX = FF05h
  9715. Return: AH = 00h (successful)
  9716. Note:    this function is the same as AX=FF03h, but will stop the sound even if
  9717.       SND is currently busy, such as playing background music
  9718. SeeAlso: AX=FF00h,AX=FF03h,INT 80/BX=0007h
  9719. --------B-1B---------------------------------
  9720. INT 1B C - KEYBOARD - CONTROL-BREAK HANDLER
  9721. Desc:    this interrupt is automatically called when INT 09 determines that
  9722.       Control-Break has been pressed
  9723. Note:    normally points to a short routine in DOS which sets the Ctrl-C flag,
  9724.       thus invoking INT 23h the next time DOS checks for Ctrl-C.
  9725. SeeAlso: INT 23,MEM 0040h:0071h
  9726. --------B-1C---------------------------------
  9727. INT 1C - TIME - SYSTEM TIMER TICK
  9728. Desc:    this interrupt is automatically called on each clock tick by the INT 08
  9729.       handler
  9730. Notes:    this is the preferred interrupt to chain when a program needs to be
  9731.       invoked regularly
  9732.     not available on NEC 9800-series PCs
  9733. SeeAlso: INT 08,INT E2"PC Cluster"
  9734. --------B-1D---------------------------------
  9735. INT 1D - SYSTEM DATA - VIDEO PARAMETER TABLES
  9736. Note:    the default parameter table (see #01263) is located at F000h:F0A4h for
  9737.       100% compatible BIOSes
  9738. SeeAlso: INT 10/AH=00h
  9739.  
  9740. Format of video parameters:
  9741. Offset    Size    Description    (Table 01263)
  9742.  00h 16 BYTEs    6845 register values for modes 00h and 01h
  9743.  10h 16 BYTEs    6845 register values for modes 02h and 03h
  9744.  20h 16 BYTEs    6845 register values for modes 04h and 05h
  9745.  30h 16 BYTEs    6845 register values for modes 06h and 07h
  9746.  40h    WORD    bytes in video buffer for modes 00h and 01h (0800h)
  9747.  42h    WORD    bytes in video buffer for modes 02h and 03h (1000h)
  9748.  44h    WORD    bytes in video buffer for modes 04h and 05h (4000h)
  9749.  46h    WORD    bytes in video buffer for mode 06h (4000h)
  9750.  48h  8 BYTEs    columns on screen for each of modes 00h through 07h
  9751.  50h  8 BYTEs    CRT controller mode bytes for each of modes 00h through 07h
  9752. Note:    QEMM v7.5 Stealth appears to copy only the first 40h bytes of this
  9753.       table into always-accessible memory
  9754. --------B-1E---------------------------------
  9755. INT 1E - SYSTEM DATA - DISKETTE PARAMETERS
  9756. Notes:    the default parameter table (see #01264) is located at F000h:EFC7h for
  9757.       100% compatible BIOSes
  9758.     if the table is changed, INT 13/AH=00h should be called to ensure that
  9759.       the floppy-disk controller is appropriately reprogrammed
  9760. SeeAlso: INT 13/AH=0Fh,INT 41"HARD DISK 0",INT 4D/AH=0Ah
  9761.  
  9762. Format of diskette parameter table:
  9763. Offset    Size    Description    (Table 01264)
  9764.  00h    BYTE    first specify byte
  9765.         bits 7-4: step rate (Fh=2ms,Eh=4ms,Dh=6ms,etc.)
  9766.         bits 3-0: head unload time (0Fh = 240 ms)
  9767.  01h    BYTE    second specify byte
  9768.         bits 7-1: head load time (01h = 4 ms)
  9769.         bit    0: non-DMA mode (always 0)
  9770.  02h    BYTE    delay until motor turned off (in clock ticks)
  9771.  03h    BYTE    bytes per sector (00h = 128, 01h = 256, 02h = 512, 03h = 1024)
  9772.  04h    BYTE    sectors per track
  9773.  05h    BYTE    length of gap between sectors (2Ah for 5.25", 1Bh for 3.5")
  9774.  06h    BYTE    data length (ignored if bytes-per-sector field nonzero)
  9775.  07h    BYTE    gap length when formatting (50h for 5.25", 6Ch for 3.5")
  9776.  08h    BYTE    format filler byte (default F6h)
  9777.  09h    BYTE    head settle time in milliseconds
  9778.  0Ah    BYTE    motor start time in 1/8 seconds
  9779. ---IBM SurePath BIOS---
  9780.  0Bh    BYTE    maximum track number
  9781.  0Ch    BYTE    data transfer rate
  9782.  0Dh    BYTE    drive type in CMOS
  9783. SeeAlso: #03226 at INT 4D/AH=09h
  9784. --------B-1F---------------------------------
  9785. INT 1F - SYSTEM DATA - 8x8 GRAPHICS FONT
  9786. Desc:    this vector points at 1024 bytes of graphics data, 8 bytes for each
  9787.       character 80h-FFh
  9788. Note:    graphics data for characters 00h-7Fh stored at F000h:FA6Eh in 100%
  9789.       compatible BIOSes
  9790. SeeAlso: INT 10/AX=5000h,INT 43
  9791. --------b-1F12-------------------------------
  9792. INT 1F U - C&T "SuperState" BIOS - POWER OFF
  9793.     AH = 12h
  9794. Return: none
  9795. Note:    POWER OFF
  9796. --------b-1F17-------------------------------
  9797. INT 1F U - C&T "SuperState" BIOS - EXECUTE FAR PROC ROUTINE ON SuperState
  9798.     AH = 17h
  9799.     ES:DI -> far procedure
  9800. Return: all registers except AH,ES,DI
  9801. Note:    You can change the BIOS area (F000h:0000h - F000h:FFFFh) only through
  9802.       this function
  9803. --------b-1F19-------------------------------
  9804. INT 1F U - C&T "SuperState" BIOS - ENABLE AUTO WAKEUP AND SET TIME AND DATE
  9805.     AH = 19h
  9806.     AL = hour in BCD
  9807.     BH = minutes in BCD
  9808.     BL = seconds in BCD
  9809.     CH = year century in BCD (must be 19h)
  9810.     CL = year low in BCD
  9811.     DH = month in BCD
  9812.     DL = date in BCD
  9813. Return: CF clear
  9814. --------b-1F1C-------------------------------
  9815. INT 1F U - C&T "SuperState" BIOS - SET SUSPEND TIMEOUT
  9816.     AH = 1Ch
  9817.     BX = sec until suspend starts
  9818. Return: None
  9819. --------b-1F1D-------------------------------
  9820. INT 1F U - C&T "SuperState" BIOS - SET SLEEP TIMEOUT
  9821.     AH = 1Dh
  9822.     BX = sec until sleep starts
  9823. Return: None
  9824. --------J-1F90-------------------------------
  9825. INT 1F - NEC PC-9801 - COPY EXTENDED MEMORY
  9826.     AH = 90h
  9827.     ES:BX -> global descriptor table (see #00499 at INT 15/AH=87h)
  9828.     CX = number of bytes to copy
  9829.     SI = 0000h
  9830.     DI = 0000h
  9831. Return: CF clear if successful
  9832.     CF set on error
  9833.     ???
  9834. SeeAlso: INT 15/AH=87h
  9835. --------b-1FF5--BLFA-------------------------
  9836. INT 1F U - C&T "SuperState" BIOS - REQUEST PASSWORD INPUT
  9837.     AH = F5h
  9838.     BL = FAh
  9839. Return: none
  9840. Note:    this function will not return until the correct password is entered
  9841. SeeAlso: AH=F5h/BL=FDh,AH=F5h/BL=FEh
  9842. --------b-1FF5--BLFD-------------------------
  9843. INT 1F U - C&T "SuperState" BIOS - ENCRYPT PASSWORD
  9844.     AH = F5h
  9845.     BL = FDh
  9846.     CX:SI = input string
  9847.     DX:DI = encrypted string
  9848.     BH = length of input string
  9849. Return: CF set on error
  9850. SeeAlso: AH=F5h/BL=FAh,AH=F5h/BL=FEh
  9851. --------b-1FF5--BLFE-------------------------
  9852. INT 1F U - C&T "SuperState" BIOS - SET PASSWORD
  9853.     AH = F5h
  9854.     BL = FEh
  9855.     CX:SI -> input string
  9856.     BH = length of input string (if BH = 00h, clear password)
  9857. Return: CF set on error
  9858. Note:    the input string must be encrypted by INT 1Fh/AH=F5h/BL=FDh
  9859. SeeAlso: AH=F5h/BL=FDh,AH=F5h/BL=FFh
  9860. --------b-1FF5--BLFF-------------------------
  9861. INT 1F U - C&T "SuperState" BIOS - GET ENCRYPTED PASSWORD
  9862.     AH = F5h
  9863.     BL = FFh
  9864.     DX:DI = string buffer
  9865. Return: CF set on error
  9866.     CF clear if successful
  9867.         BH = length of input string (if BH = 00h, password is not valid)
  9868.         DX:DI -> encrypted password string
  9869. SeeAlso: AH=F5h/BL=FDh,AH=F5h/BL=FEh
  9870. --------b-1FFB-------------------------------
  9871. INT 1F U - C&T "SuperState" BIOS - GET/SET CPU SPEED
  9872.     AH = FBh
  9873.     BL = function
  9874.         00h get CPU speed
  9875.         Return: AL = current CPU speed (00h = fast, 01h = slow)
  9876.         01h set CPU speed
  9877.         AL = new CPU speed (00h = fast, 01h = slow)
  9878. SeeAlso: AH=FCh/BL=00h
  9879. --------b-1FFC--BL00-------------------------
  9880. INT 1F U - C&T "SuperState" BIOS - GET ALARM STATUS
  9881.     AH = FCh
  9882.     BL = 00h
  9883. Return: AL = current alarm state (00h = disabled, 01h = enabled)
  9884. SeeAlso: AH=FCh/BL=01h,AH=FCh/BL=02h
  9885. --------b-1FFC--BL01-------------------------
  9886. INT 1F U - C&T "SuperState" BIOS - SET ALARM STATUS
  9887.     AH = FCh
  9888.     BL = 01h
  9889.     AL = new alarm state (00h = disabled, 01h = enabled)
  9890. SeeAlso: AH=FCh/BL=00h,AH=FCh/BL=03h
  9891. --------b-1FFC--BL02-------------------------
  9892. INT 1F U - C&T "SuperState" BIOS - GET ALARM TIME
  9893.     AH = FCh
  9894.     BL = 02h
  9895. Return: CH = hour by BCD
  9896.     CL = min by BCD
  9897.     DH = sec by BCD
  9898. SeeAlso: AH=FCh/BL=00h,AH=FCh/BL=03h,AH=FCh/BL=04h
  9899. --------b-1FFC--BL03-------------------------
  9900. INT 1F U - C&T "SuperState" BIOS - SET ALARM TIME
  9901.     AH = FCh
  9902.     BL = 03h
  9903.     CH = hour by BCD
  9904.     CL = min by BCD
  9905.     DH = sec by BCD
  9906. Return: CF set on error (incorrect time format or Alarm is not enable)
  9907. SeeAlso: AH=FCh/BL=01h,AH=FCh/BL=02h,AH=FCh/BL=05h
  9908. --------b-1FFC--BL04-------------------------
  9909. INT 1F U - C&T "SuperState" BIOS - GET ALARM DATE
  9910.     AH = FCh
  9911.     BL = 04h
  9912. Return: CH = year century by BCD
  9913.     CL = year low by BCD
  9914.     DH = month by BCD
  9915.     DL = date by BCD
  9916. SeeAlso: AH=FCh/BL=02h,AH=FCh/BL=05h
  9917. --------b-1FFC--BL05-------------------------
  9918. INT 1F U - C&T "SuperState" BIOS - SET ALARM DATE
  9919.     AH = FCh
  9920.     BL = 05h
  9921.     CH = year century by BCD
  9922.     CL = year low by BCD
  9923.     DH = month by BCD
  9924.     DL = date by BCD
  9925. Return: CF set on error (incorrect date format or Alarm is not enable)
  9926. SeeAlso: AH=FCh/BL=03h,AH=FCh/BL=04h
  9927. --------b-1FFD--BL00-------------------------
  9928. INT 1F U - C&T "SuperState" BIOS - GET AUTO WAKE UP STATUS
  9929.     AH = FDh
  9930.     BL = 00h
  9931. Return: AL = current wake-up state (00h = disabled, 01h = enabled)
  9932. SeeAlso: AH=FDh/BL=01h,AH=FDh/BL=02h
  9933. --------b-1FFD--BL01-------------------------
  9934. INT 1F U - C&T "SuperState" BIOS - SET AUTO WAKE UP STATUS
  9935.     AH = FDh
  9936.     BL = 01h
  9937.     AL = new wake-up state (00h = disabled, 01h = enabled)
  9938. SeeAlso: AH=FDh/BL=00h,AH=FDh/BL=03h
  9939. --------b-1FFD--BL02-------------------------
  9940. INT 1F U - C&T "SuperState" BIOS - GET AUTO WAKE UP TIME
  9941.     AH = FDh
  9942.     BL = 02h
  9943. Return: CH = hour by BCD
  9944.     CL = min by BCD
  9945.     DH = sec by BCD
  9946. SeeAlso: AH=FDh/BL=00h,AH=FDh/BL=03h
  9947. --------b-1FFD--BL03-------------------------
  9948. INT 1F U - C&T "SuperState" BIOS - SET AUTO WAKE UP TIME
  9949.        AH = FDh
  9950.        BL = 03h
  9951.        CH = hour by BCD
  9952.        CL = min by BCD
  9953.        DH = sec by BCD
  9954. Return: CF set on error (incorrect Time format or Auto Wake up is not enable)
  9955. SeeAlso: AH=FDh/BL=01h,AH=FDh/BL=02h
  9956. --------b-1FFD--BL04-------------------------
  9957. INT 1F U - C&T "SuperState" BIOS - GET AUTO WAKE UP DATE
  9958.     AH = FDh
  9959.     BL = 04h
  9960. Return: CH = year century in BCD
  9961.     CL = year low in BCD
  9962.     DH = month in BCD
  9963.     DL = date in BCD
  9964. SeeAlso: AH=FDh/BL=02h,AH=FDh/BL=05h
  9965. --------b-1FFD--BL05-------------------------
  9966. INT 1F U - C&T "SuperState" BIOS - SET AUTO WAKE UP DATE
  9967.     AH = FDh
  9968.     BL = 05h
  9969.     CH = year century in BCD
  9970.     CL = year low in BCD
  9971.     DH = month in BCD
  9972.     DL = date in BCD
  9973. Return: CF set on error (incorrect date format or Auto Wake up is not enable)
  9974. SeeAlso: AH=FDh/BL=03h"C&T",AH=FDh/BL=04h"C&T"
  9975. --------!---Section--------------------------
  9976.